基于OMAPL138和FPGA的嵌入式數(shù)控系統(tǒng)硬件架構(gòu)研究與開發(fā).pdf

1、數(shù)控機(jī)床是國(guó)家的關(guān)鍵重大戰(zhàn)略裝備，是國(guó)之重器。而數(shù)控系統(tǒng)又是數(shù)控機(jī)床的核心技術(shù)之一，它決定著數(shù)控機(jī)床的功能和性能。然而長(zhǎng)期以來(lái)，數(shù)控系統(tǒng)的高端產(chǎn)品幾乎皆被諸如法納克、西門子等國(guó)際巨頭所壟斷，勒索和訛詐。近年來(lái)，國(guó)內(nèi)數(shù)控產(chǎn)業(yè)經(jīng)過(guò)長(zhǎng)時(shí)間的自主研發(fā)與積累取得了長(zhǎng)足進(jìn)步，開發(fā)出少量在局部性能上不斷逼近國(guó)外高端數(shù)控機(jī)床，并且以價(jià)格優(yōu)勢(shì)占據(jù)著國(guó)內(nèi)中低端數(shù)控市場(chǎng);然而，這些國(guó)內(nèi)基于PC開發(fā)的數(shù)控系統(tǒng)存在功耗大、實(shí)時(shí)性較差以及硬件成本高等缺點(diǎn)。針對(duì)上述

2、現(xiàn)狀和問(wèn)題，本文提出了一個(gè)基于異構(gòu)雙核處理OMAPL138+FPGA的嵌入式數(shù)控系統(tǒng)，以期為將來(lái)的高端五軸數(shù)控系統(tǒng)的開發(fā)奠定堅(jiān)實(shí)的基礎(chǔ)。
　　本文圍繞該兩款性能優(yōu)異的雙核芯片的特點(diǎn)，設(shè)計(jì)了整個(gè)嵌入式數(shù)控系統(tǒng)硬件的總體架構(gòu)圖。圍繞OMAPL138芯片設(shè)計(jì)了嵌入式數(shù)控系統(tǒng)的OMAPL138模塊硬件電路。設(shè)計(jì)的電路包括電源管理、DDR2、FLASH等外圍電路，為OMAPL138提供了高效穩(wěn)定的工作環(huán)境。在OMAPL138強(qiáng)大的運(yùn)算能力支

3、持，所設(shè)計(jì)的系統(tǒng)實(shí)現(xiàn)了次/20us插補(bǔ)周期，最多支持控制八軸進(jìn)給運(yùn)動(dòng)。圍繞FPGA芯片設(shè)計(jì)了系統(tǒng)擴(kuò)展IO資源及控制脈沖電路。高端數(shù)控機(jī)床所需控制的IO非常多，單靠OMAPL138并不能提供足夠的IO資源。高速高精數(shù)控系統(tǒng)的運(yùn)算量很龐大，且控制脈沖頻率很高，OMAPL138在進(jìn)行大量插補(bǔ)運(yùn)算的同時(shí)產(chǎn)生高頻脈沖，勢(shì)必會(huì)影響數(shù)控系統(tǒng)的實(shí)時(shí)性。因此，所設(shè)計(jì)的光耦、信號(hào)差分或三極管擴(kuò)流等電路，既保證了數(shù)控系統(tǒng)實(shí)時(shí)性，又提高了信號(hào)的抗干擾和負(fù)載能力