STT-MTJ建模與相關(guān)保留寄存器研究.pdf

1、便攜式設(shè)備和可穿戴設(shè)備快速發(fā)展，使得人們對(duì)設(shè)備的續(xù)航時(shí)間越來(lái)越關(guān)注。落實(shí)到芯片設(shè)計(jì)，則是對(duì)低功耗的需求日益強(qiáng)烈。再加上先進(jìn)工藝下的泄漏功耗占芯片總功耗的比例上升，低功耗技術(shù)中的待機(jī)功耗優(yōu)化技術(shù)顯得尤為重要。實(shí)現(xiàn)低待機(jī)功耗的最直接而有效的方法就是使用電源門(mén)控技術(shù)(Power Gating)，但是電源關(guān)斷后，被關(guān)斷模塊內(nèi)部的狀態(tài)數(shù)據(jù)也會(huì)丟失。
　　解決斷電后數(shù)據(jù)丟失的辦法是使用保留寄存器(Retention Register)。但傳統(tǒng)

2、的保留寄存器有如下缺點(diǎn):缺點(diǎn)一是沒(méi)有徹底斷電，增加了待機(jī)功耗。主電源(primary power supply)斷電后，數(shù)據(jù)保留電路仍然在工作，當(dāng)寄存器數(shù)量較多時(shí)，仍然會(huì)引起較大的待機(jī)功耗;缺點(diǎn)二是，增加了布局布線難度。一方面由于使用雙電源供電，在布局布線時(shí)，不僅需要為主電源留出面線空間，還需要為輔助電源(backup power supply)留出布線空間;另一方面，數(shù)據(jù)保留電路的控制信號(hào)不能關(guān)斷，在可關(guān)斷電壓域中必須使用常通電標(biāo)準(zhǔn)單

3、元(Always OnStandard Cell)傳輸這些控制信號(hào)。
　　隨著非易失性存儲(chǔ)器（Non-volatile Memory, NVM）的發(fā)展，可以使用基于非易失性存儲(chǔ)單元的寄存器。由于NVM斷電后數(shù)據(jù)不會(huì)丟失，本身就具有數(shù)據(jù)保留功能，無(wú)需使用雙電源供電。在眾多的非易失性存儲(chǔ)單元中，自旋轉(zhuǎn)移力矩磁隧道結(jié)（Spin-Torque-Transfer Magnetic Tunnel Junction，STT-MTJ）因?yàn)橛兄且?/p>

4、失性，無(wú)限的寫(xiě)次數(shù)、兼容CMOS工藝、不會(huì)增加器件面積以及良好的可縮放性等諸如多優(yōu)點(diǎn)而得到了廣泛的研究。本文對(duì)STT-MTJ、STT-MTJ關(guān)鍵讀寫(xiě)電路及STT-MTJ在寄存器中的應(yīng)用做了系統(tǒng)的研究，主要工作內(nèi)容如下:
　　(1)對(duì)STT-MTJ仿真模型進(jìn)行了研究:基于STT磁隧道結(jié)的物理方程，包括電阻、臨界電流、翻轉(zhuǎn)條件以及熱擾動(dòng)等物理方程，建立了可與CMOS電路聯(lián)合仿真的行為模型，并使用HSPICE進(jìn)行了初步驗(yàn)證。
　　

5、(2)對(duì)STT-MTJ的寫(xiě)入電路進(jìn)行了研究，分析了驅(qū)動(dòng)強(qiáng)度與MTJ翻轉(zhuǎn)功耗、寫(xiě)延遲的關(guān)系，并探討了在STT-MTJ寄存器應(yīng)用中如何選擇MTJ寫(xiě)電路的驅(qū)動(dòng)強(qiáng)度。
　　(3)對(duì)STT-MTJ的讀取電路進(jìn)行了研究，分析了管子大小與讀延遲、讀干擾的關(guān)系，分析了讀取電路對(duì)電荷的敏感性，并指出在電路實(shí)現(xiàn)時(shí)的注意事項(xiàng)。
　　(4)對(duì)STT-MTJ寄存器及STT-MTJ保留寄存器進(jìn)行了研究，分析了傳統(tǒng)STT-MTJ寄存器，并指出其存在的速度