基于視頻處理系統(tǒng)平臺的IP模塊開發(fā).pdf

1、數(shù)字視頻處理是當今學術界與工業(yè)界的研究熱點，具有數(shù)據(jù)量大、實時性高、算法復雜的特點?；赟oPC技術與IP核復用技術的FPGA嵌入式系統(tǒng)由于其強大的并行計算能力與優(yōu)秀的事件管理能力，適合作為視頻處理系統(tǒng)平臺的解決方案。本文旨在搭建一個基于FPGA嵌入式技術的視頻處理系統(tǒng)硬件平臺，重點論述平臺中若干IP模塊的開發(fā)。
　　對于視頻處理系統(tǒng)平臺的硬件框架設計，采用FPGA開發(fā)板上的外圍硬件資源，在FPGA片內(nèi)采用OpenRISC軟核加上

2、視頻處理DSP為核心，以及周邊關鍵IP模塊，包含存儲器控制器IP模塊和視頻流接收/發(fā)送IP模塊。
　　存儲器控制器IP模塊包括SDRAM控制器、SSRAM控制器和SD卡控制器。根據(jù)各個存儲器的工作原理以及目標芯片用戶手冊，采用基于狀態(tài)機的RTL設計方法實現(xiàn)對存儲器的控制。對于SDRAM控制器和SSRAM控制器的設計，重點在于根據(jù)時序圖設定各個工作狀態(tài)，確定主要的時序參數(shù)，以使數(shù)據(jù)讀寫操作符合時序規(guī)范。SD卡控制器則根據(jù)SD卡協(xié)議中

3、的命令—應答機制，設計控制器的進程狀態(tài)控制、命令操作控制以及SPI總線時序。通過FPGA開發(fā)板上的功能驗證，SDRAM控制器與SSRAM控制器能夠分別在100MHz與150MHz時鐘下實現(xiàn)正確的單次/突發(fā)數(shù)據(jù)讀寫功能;SD卡控制器能夠在25MHz時鐘下工作于SPI模式，實現(xiàn)正確的讀寫數(shù)據(jù)塊功能。
　　視頻流接收/發(fā)送IP模塊配合DVI接收/發(fā)送芯片，負責視頻處理算法前后的視頻數(shù)據(jù)處理工作，包括視頻流格式的檢測和輸出、像素點在RGB

4、空間與YUV空間的互相轉換以及對DVI接收/發(fā)送芯片的配置。FPGA驗證過程中，在視頻流接收/發(fā)送模塊之間加入現(xiàn)有的視頻處理DSP模塊，達到了預期的視頻處理效果，同時驗證了這兩個模塊的功能。
　　最后，為了滿足IP核集成的目的，本文論述了SDRAM控制器與SSRAM控制器的Wishbone總線接口設計思路，并在FPGA開發(fā)板上進行驗證，其時序滿足Wishbone總線接口規(guī)范。
　　本文開發(fā)的IP模塊功能明確，結構緊湊，設計思