失效分析技術(shù)應(yīng)用研究.pdf

1、隨著半導(dǎo)體大規(guī)模集成電路的不斷發(fā)展，集成度的日益提高，半導(dǎo)體芯片日益復(fù)雜，其可靠性要求隨著提高，產(chǎn)品要通過眾多可靠性試驗的考驗，而與可靠性息息相關(guān)的失效分析技術(shù)變得越來越重要。于是在現(xiàn)代半導(dǎo)體可靠性領(lǐng)域中，如何快速準(zhǔn)確地定位失效，找到失效根源變成了一個非常重要的課題。
　　本文闡述了可靠性試驗、失效模式，失效機理，失效分析流程等系統(tǒng)知識。在介紹了針對封裝層面的無損分析:X-RAY/SAM以及用于確認失效的電性分析后，主要對電性失效

2、分析(EFA)定位技術(shù):EMMI/InGaAs/OBIRCH/PVC進行了對比研究。在定位到失效表面位置后，為了驗證物理失效及觀察詳細的失效點物理形貌，又大力介紹了用于物理驗證的PFA物性分析技術(shù):Delayer/Cross section(FIB)，以及先進的觀察工具:SEM/TEM。
　　對于失效定位分析技術(shù)當(dāng)前遇到的挑戰(zhàn)分享了一些解決方案:FIB與EFA定位技術(shù)聯(lián)用在一些IC內(nèi)局部失效的分析上解決了加電方案的困難;而背面處理

3、封裝技術(shù)則解決了小尺寸的QFN、大尺寸的BGA、chip級的CSP等芯片的背面制樣難題，在原有的傳統(tǒng)背面研磨制樣基礎(chǔ)上，擴寬了背面定位技術(shù)的應(yīng)用范圍。
　　通過兩個典型的可靠性試驗與失效分析案例:ESD分析及熱效應(yīng)案例，貫穿失效分析流程，聯(lián)系可靠性試驗/測試，從失效背景到找到失效點/根源，也從中說明了可靠性試驗/測試與失效分析之間的密切關(guān)聯(lián)。
　　最后一章對整個半導(dǎo)體可靠性失效分析技術(shù)進行了總結(jié)與概括，并對新形勢下的三維封裝