IEEE1588網(wǎng)絡(luò)的時鐘同步技術(shù)及流量擁塞預(yù)報模型研究.pdf_第1頁
已閱讀1頁,還剩64頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、21世紀是一個以網(wǎng)絡(luò)為媒介的信息交互時代,網(wǎng)絡(luò)深刻地影響科學(xué)技術(shù)的發(fā)展。時鐘同步是網(wǎng)絡(luò)化系統(tǒng)中的一個經(jīng)典論題,伴隨著現(xiàn)代工業(yè)現(xiàn)場網(wǎng)絡(luò)系統(tǒng)復(fù)雜程度、結(jié)構(gòu)規(guī)模、業(yè)務(wù)量的不斷膨脹,對全局網(wǎng)絡(luò)的實時性提出了更加嚴格的要求。因此,研究高精度的網(wǎng)絡(luò)時鐘同步技術(shù)及理論具有重要意義和實踐價值。本文以工業(yè)以太網(wǎng)為基礎(chǔ),給出了一種高性價比的基于IEEE1588協(xié)議組網(wǎng)的精密時鐘同步技術(shù)實施方案及流量擁塞在線預(yù)報模型的路由調(diào)度策略。
  首先,詳細介紹

2、高精密時間同步協(xié)議IEEE1588的原理。由于IEEE1588的報文時間戳標記是基于硬件而獲得,協(xié)議具有同步精度高,占用資源少和易配置等優(yōu)點。本文在深入分析理論基礎(chǔ)之上,搭建了硬件測試平臺,該平臺由ARMCortex-M4內(nèi)核(STM32F407VGT6)的微控制器和集成IEEE1588協(xié)議的PHY芯片(DP83848)組成,介紹了有關(guān)硬件電路組成,包括主芯片外圍電路、SWD調(diào)試接口、以太網(wǎng)口等。然后,在該硬件基礎(chǔ)上完成LwIP協(xié)議棧和

3、PTP同步算法的軟件流程設(shè)計,主要包括PTP系統(tǒng)初始化、報文收發(fā)模塊配置、定時器模塊配置、測試信號源配置(1PPS信號、基準信號)等。
  其次,考慮在有限帶寬下,時延和流量相互關(guān)聯(lián),流量越大,則時延滯后越明顯。針對單播式通信網(wǎng)絡(luò),依據(jù)PTP本地時鐘延遲測量機制,提出一種基于動態(tài)突發(fā)流量模型預(yù)報的擁塞路由優(yōu)化算法。該方法依靠最小二乘支持向量機的強大泛化能力對未來一段時間內(nèi)的混沌流量序列在線回歸預(yù)估,由此衡量時鐘節(jié)點的擁塞程度,以便

4、PTP源節(jié)點時鐘選擇延時受約束路由,從而提高同步報文遞送成功率及降低復(fù)雜網(wǎng)絡(luò)下的同步精度受數(shù)據(jù)流量擁塞遲滯的影響度,并做了相關(guān)仿真。
  最后在搭建的以太網(wǎng)時鐘同步測試平臺上,通過設(shè)置多跳路由網(wǎng)絡(luò)環(huán)境及借助系統(tǒng)中PHY芯片觸發(fā)配置輸出的1PPS信號及基準信號,對主從時鐘間同步精度進行了測試,驗證了本文策略的有效性。測試結(jié)果表明運用該套系統(tǒng)及機制可使以太網(wǎng)系統(tǒng)之間的時鐘在背靠背條件下,主從同步精度達到40ns;在單播式5跳50%單向

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論