TD-LTE系統(tǒng)中上行共享信道譯碼的研究與FPGA實現(xiàn).pdf_第1頁
已閱讀1頁，還剩93頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著第三代移動通信系統(tǒng)的成功商用，人們對移動通信系統(tǒng)的性能提出了新的要求。為了滿足數(shù)據高速下載和數(shù)據業(yè)務多樣性的要求，目前全球已有多個國家和地區(qū)推出了LTE商用服務，LTE已經成為移動通信領域的主流技術。基于國家重大科技專項“TD-LTE無線綜合測試儀表開發(fā)”，本文重點對TD-LTE系統(tǒng)中上行共享信道譯碼技術進行分析研究，選擇出合適的譯碼算法進行FPGA設計，并在仿真的基礎上完成基于硬件平臺的實現(xiàn)。
　　 本文首先簡單介紹了TD

2、-LTE綜測儀的硬件平臺架構、FPGA開發(fā)設計流程及所使用的軟件環(huán)境、PUSCH接收端信號處理流程。接著重點介紹了物理上行共享信道中的控制信息譯碼和Turbo譯碼，并通過對譯碼算法性能進行分析比較，選定了適合本項目的FPGA實現(xiàn)方案。為了消除碼元在信道中傳輸而造成的差錯，可以通過在發(fā)送端插入一些冗余碼元來提高信道傳輸上的性能，本文所討論的譯碼技術主要包括Reed-Muller譯碼、咬尾卷積的Ⅵterbi譯碼和Turbo譯碼。通過對三種譯

3、碼技術各自不同的譯碼算法的介紹與性能比較，結合FPGA芯片的自身特點，本文選定了基于FHT的RM譯碼算法、環(huán)繞維特比譯碼算法和Log-MAP譯碼算法作為本項目的硬件實現(xiàn)方案。
　　 基于Xilinx公司XC5VSX95T FPGA芯片和TI公司TMS320C6455 DSP芯片組成的物理層開發(fā)平臺，本文完成了對PUSCH信道中Reed-Muller譯碼、咬尾卷積的Viterbi譯碼和Turbo譯碼的FPGA設計與實現(xiàn)，并最終完成

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論