基于RLS算法的短路故障相控開(kāi)斷研究.pdf

1、隨著智能電網(wǎng)技術(shù)的深入發(fā)展，高壓開(kāi)關(guān)的智能化越來(lái)越受到人們的關(guān)注，相控技術(shù)作為開(kāi)關(guān)智能化發(fā)展的重要技術(shù)也越來(lái)越受到重視。相控技術(shù)的實(shí)質(zhì)是控制斷路器在最優(yōu)相位處完成分合閘，目前在電容器、電抗器、變壓器投切領(lǐng)域已有一定應(yīng)用，但是在短路電流開(kāi)斷領(lǐng)域還沒(méi)有實(shí)際應(yīng)用，所以短路故障的相控開(kāi)斷技術(shù)很有發(fā)展前景。該技術(shù)能提高電能質(zhì)量，減少斷路器燃弧時(shí)間，延長(zhǎng)斷路器壽命，提高斷路器的開(kāi)斷能力。
　　快速準(zhǔn)確的預(yù)測(cè)短路故障電流過(guò)零點(diǎn)是短路故障相控開(kāi)斷

2、實(shí)現(xiàn)的基礎(chǔ)，本文對(duì)基于遞推最小二乘法的泰勒展開(kāi)算法和全響應(yīng)算法這兩種電流零點(diǎn)預(yù)測(cè)算法做了仿真分析，結(jié)果表明在信噪比為40dB時(shí)，兩個(gè)算法的零點(diǎn)預(yù)測(cè)誤差均在0.3ms以內(nèi)，全響應(yīng)算法的收斂速度快于泰勒展開(kāi)算法。針對(duì)F檢驗(yàn)方法存在的問(wèn)題，在短路故障檢測(cè)中應(yīng)用了R檢驗(yàn)方法，該方法能夠大大節(jié)約軟硬件資源。
　　本文以FPGA為基礎(chǔ)，使用Verilog HDL語(yǔ)言對(duì)三相短路相控開(kāi)斷的軟件方案進(jìn)行了設(shè)計(jì)，并在Modelsim中驗(yàn)證了方案的可行

3、性。設(shè)計(jì)并制作了以FPGA最小系統(tǒng)、AD采集、外部接口為主要模塊的短路故障相控開(kāi)斷硬件電路。
　　本文使用繼電保護(hù)測(cè)試儀為電流發(fā)生裝置，進(jìn)行了短路故障相控開(kāi)斷相關(guān)實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，短路故障相控開(kāi)斷系統(tǒng)能夠正確檢測(cè)短路故障的發(fā)生及故障類型，全響應(yīng)算法的零點(diǎn)預(yù)測(cè)誤差收斂速度快于泰勒展開(kāi)算法，泰勒展開(kāi)算法在時(shí)間常數(shù)較小時(shí)誤差較大，全響應(yīng)算法在時(shí)間常數(shù)較大時(shí)誤差較大，與仿真結(jié)果吻合。實(shí)驗(yàn)中兩算法的零點(diǎn)預(yù)測(cè)誤差均在0.45ms以內(nèi)。本文所