增強固態(tài)硬盤容錯能力的技術(shù)研究.pdf

1、固態(tài)存儲技術(shù)是通過閃存（Flash）陣列來高速存取數(shù)據(jù)的一種存儲技術(shù)。固態(tài)硬盤容量越來越大是建立在單顆芯片容量不斷增大的基礎(chǔ)上的，然而Flash芯片在容量增加的同時可靠性卻不斷下降。因此當前固態(tài)硬盤面臨的可靠性問題成為制約固態(tài)硬盤商業(yè)化的重要障礙，針對固態(tài)硬盤可靠性問題的研究對于促進固態(tài)存儲技術(shù)的發(fā)展具有重要意義。本文從固態(tài)存儲介質(zhì)的比特可靠性和固態(tài)硬盤整體可靠性兩個方面展開了研究。
　　當前主流的固態(tài)硬盤都是以NAND Flas

2、h作為存儲介質(zhì)，NAND Flash具有容量大、讀寫速度快的特點。隨著單芯片集成度的提高，NAND Flash的誤碼率越來越高，這就需要糾錯能力越來越強的糾錯編碼來保證存儲數(shù)據(jù)的可靠性。而低密度奇偶校驗碼(Low Density Parity Check, LDPC)是一種糾錯能力較強的糾錯編碼方式，本文根據(jù)MLC Flash的誤碼率特性，提出了一種適用于MLC的LDPC碼校驗節(jié)點的構(gòu)造方式。針對MLC存儲單元中高有效位（Most Si

3、gnificant Bit, MSB）和低有效位（Least Significant Bit, LSB）誤碼率不同的特點，從降低LDPC碼的譯碼錯誤概率出發(fā)，提出了一種LDPC碼校驗節(jié)點中MSB和LSB的合理搭配方式。仿真實驗表明LDPC碼校驗節(jié)點中MSB和LSB的比例越不均衡，LDPC碼的譯碼錯誤概率越小。在構(gòu)造 LDPC碼時使用這種方法構(gòu)造的校驗節(jié)點，能夠有效降低LDPC碼的譯碼錯誤概率。
　　固態(tài)硬盤中不僅會出現(xiàn)比特翻轉(zhuǎn)現(xiàn)象

4、，還會可能出現(xiàn)Flash頁、塊、芯片甚至控制器失效的情況。為了應(yīng)對頁、塊可能失效的情況，固態(tài)硬盤引入了糾刪碼的概念，通過一定程度的數(shù)據(jù)冗余，提高數(shù)據(jù)的可靠性。本文提出了基于RAID-5技術(shù)的改進型的固態(tài)硬盤數(shù)據(jù)冗余機制，通過在固態(tài)硬盤通道之間建立數(shù)據(jù)的冗余關(guān)系確保固態(tài)硬盤在出現(xiàn)通道級以下錯誤時仍然能夠正常讀取數(shù)據(jù)。通過把冗余關(guān)系建立在物理地址上和采取局部延時更新機制將冗余關(guān)系映射表和地址映射進行了合并，減少了RAM資源的占用。通過對讀數(shù)