基于FPGA的JPEG編碼算法優(yōu)化及實現.pdf

1、隨著多媒體技術的發(fā)展，圖像應用越來越多，圖像處理技術對圖像信息的存儲和傳輸至關重要。在圖像壓縮技術中，靜態(tài)圖像壓縮標準JPEG，具有良好的壓縮特性，因此應用范圍很廣。隨著FPGA技術的進步，功能越來越強、成本不斷降低，在FPGA平臺上實現復雜系統成為可能。研究圖像壓縮系統的實現，具有很大的應用前景，專用圖像處理芯片的設計是近年來世界范圍內研究的熱點。因此在FPGA平臺上實現JPEG編碼器具有現實意義。
　　在本文中JPEG編碼器使

2、用Verilog硬件描述語言設計和實現，在設計中充分利用FPGA的豐富資源和靈活性。根據JPEG編碼流程對JPEG編碼器進行了模塊劃分。其中二維離散余弦變換使用了行列分解的方法，轉換為2次一維離散余弦變換。并采用改進算法結構的Loeffler快速算法實現一維離散余弦變換，減少了硬件實現的復雜度，提高了二維離散余弦變換的處理速度。量化的實現采用乘法代替除法，減少除法對運算速度的影響。哈夫曼編碼的實現采用并行查表的方式，提高編碼的速度。系統

3、設計中廣泛使用流水線技術，通過優(yōu)化提高系統處理速度。
　　整個設計和每個模塊都在QuartusⅡ7.2平臺上進行了綜合實現、功能與時序仿真。綜合與仿真結果說明，設計的JPEG編碼器使用了較少的FPGA邏輯資源，實現了較高的系統時鐘頻率，在硬件消耗量和工作速度兩個方面都得到了一定的改進。并且在MTALAB7.0平臺也進行了仿真，將QuartusⅡ與MATLAB中的仿真結果進行對比，發(fā)現二者的誤差較小。最后利用實際圖片作為測試輸入，經