基于FPGA的實(shí)時(shí)圖像處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩71頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、實(shí)時(shí)圖像處理技術(shù)應(yīng)用十分廣泛，其應(yīng)用的系統(tǒng)具有實(shí)時(shí)性、數(shù)據(jù)吞吐量大等特點(diǎn)，一方面其應(yīng)用領(lǐng)域之廣對(duì)處理系統(tǒng)的靈活性有較高的要求，另一方面在短時(shí)間內(nèi)處理大量的數(shù)據(jù)對(duì)處理系統(tǒng)的速度也有很高要求。FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）器件具有高速并行、可編程、重配置靈活等優(yōu)點(diǎn)，因此在實(shí)時(shí)圖像處理領(lǐng)域具有獨(dú)特的優(yōu)勢(shì)。
　　本文提出了一種基于FPGA的實(shí)時(shí)圖像處理系統(tǒng)，該系統(tǒng)具有一定的通用性，適用于數(shù)字圖像處理的實(shí)驗(yàn)教學(xué)。該系統(tǒng)設(shè)計(jì)了一種基于流式FIF

2、O的實(shí)時(shí)圖像處理輸入輸出接口，該接口結(jié)構(gòu)清晰簡(jiǎn)單，與前端采集和終端顯示模塊耦合性小，無(wú)需修改前端終端便可嵌入各種實(shí)時(shí)圖像處理操作，具有一定的創(chuàng)新性。系統(tǒng)采用Altera公司的EP2C8Q208C8N芯片作為核心處理器件，CMOS攝像頭作為實(shí)時(shí)圖像輸入源，VGA作為實(shí)時(shí)圖像輸出接口。在硬件設(shè)計(jì)上，進(jìn)行了器件選型，并以Altium Designer為設(shè)計(jì)平臺(tái)，實(shí)現(xiàn)了電源和復(fù)位、時(shí)鐘、FPGA配置、SDRAM、VGA等電路，完成了PCB板的繪

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論