2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩89頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、超高頻射頻識別(UHF RFID)是當(dāng)前應(yīng)用最為廣泛的一種非接觸式無線通信技術(shù),其工作頻率為860MHz~960MHz。頻率綜合器是其中最為關(guān)鍵的模塊之一,它能夠輸出穩(wěn)定、可綜合、低噪聲的本振信號,其性能影響甚至決定著整個無線收發(fā)系統(tǒng)的性能,以及閱讀器在復(fù)雜通信環(huán)境中的標(biāo)簽讀取效率。
  根據(jù)UHF RFID的相關(guān)協(xié)議要求,確立了本文設(shè)計的∑-△分?jǐn)?shù)頻率綜合器的系統(tǒng)指標(biāo)。采用 Verilog-A語言對主要模塊進(jìn)行行為級建模及仿真。

2、設(shè)計了鑒頻鑒相器(PFD),電荷泵(CP),環(huán)路濾波器(LF),壓控振蕩器(VCO),可編程分頻器,除2分頻器,∑-△小數(shù)調(diào)制器以及自動頻率校準(zhǔn)電路(AFC)等子模塊。其中,PFD采用邊沿觸發(fā)型D觸發(fā)器結(jié)構(gòu),帶有延時回路,且無死區(qū)。CP采用帶有共源共柵運算放大器的單端輸出結(jié)構(gòu),仿真表明充放電電流在輸出電壓為0.25V~1.6V的范圍內(nèi)保持基本一致,失配度低于0.3%。LPF采用三階無源低通結(jié)構(gòu)。VCO采用互補(bǔ)交叉耦合對結(jié)構(gòu),帶有開關(guān)電容

3、陣列,以提升相位噪聲,仿真顯示相位噪聲性能為-98.64dBc/Hz@200kHz,-117.1dBc/Hz@1MHz。可編程分頻器采用基于除2/除3基本分頻單元的級聯(lián)式結(jié)構(gòu),可實現(xiàn)任意整數(shù)且步長為1的分頻比,級聯(lián)六級以后的分頻比變化范圍為64~127,滿足86~96的設(shè)計要求,仿真顯示相位噪聲為-167.4dBc/Hz@100kHz,-173.1 dBc/Hz@1MHz。除2分頻器采用電流模邏輯(CML)結(jié)構(gòu)的D鎖存器構(gòu)成,可輸出頻率

4、為860MHz~960MHz的I/Q正交差分信號?!?△小數(shù)調(diào)制器采用單環(huán)三階MASH1-1-1結(jié)構(gòu),可將量化噪聲推至高頻處,并用濾波器濾除,降低了小數(shù)雜散。AFC電路采用比較計數(shù)器的結(jié)構(gòu),設(shè)計了一種基于逐次逼近算法的比較邏輯,可自動選擇壓控振蕩器的最優(yōu)控制字,仿真表明環(huán)路在86~96的分頻比變化范圍內(nèi)均能正確鎖定。
  采用標(biāo)準(zhǔn)0.18μm CMOS工藝,設(shè)計了∑-△分?jǐn)?shù)頻率綜合器的芯片版圖,包括焊盤在內(nèi)的芯片尺寸為1425μm

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論