版圖設計對電路設計的影響.pdf

1、本論文主要論述了版圖設計在當今高集成度半導體器件設計中的重要意義。論文是以實際項目中的高速ADC項目為出發(fā)點，因為隨著ADC轉換位數的精確化和高Bit數的發(fā)展趨勢，對ADC的轉換速度和響應速度的要求越來越高，所以ADC的實際工作速度也越來越快。因此版圖設計對電路最后性能的影響也越來越大。
　　論文先從在版圖設計過程中可能會帶入的問題入手，分析了這些問題效應（如STI效應，WPE效應，版圖器件的匹配性，寄生電容的引入等）的量化模型，

2、及可能對版圖造成的影響;再將量化模型代入實際的設計開發(fā)流程中，以使在開發(fā)初期就能對版圖造成的影響有一個較好的控制。其次，以實際的版圖設計為例，從后端仿真結果中觀察帶入模型后的數據差別，分別觀察了WPE模型，匹配性模型等的后仿結果;并從結果中看出，加入模型后對設計結果的有效性。
　　論文最后再次回到實際項目中，分別比較了高速ADC的前端仿真（不帶入版圖效應）的結果和后端仿真的結果（帶入版圖效應），從兩者結果的差異得到兩點:版圖設計確