基于Handel-C的MPEG-4視頻壓縮算法硬件化設(shè)計(jì).pdf

1、近年來,隨著多媒體技術(shù)的發(fā)展,視頻在人們的生活中扮演著越來越重要的角色。人們對(duì)于視頻的質(zhì)量有了越來越高的要求,視頻的數(shù)據(jù)量因此變的越來越大,給視頻網(wǎng)絡(luò)帶寬和存儲(chǔ)介質(zhì)帶來了較大的壓力。視頻壓縮是解決這一問題的一種有效途徑。MPEG-4壓縮標(biāo)準(zhǔn)是一種壓縮效率高并且被廣泛應(yīng)用的標(biāo)準(zhǔn)。由于MPEG-4算法的算法復(fù)雜度很高,再加上視頻的數(shù)據(jù)量變的越來越大,以往基于固定架構(gòu)開發(fā)的軟件編解碼模塊很難滿足高實(shí)時(shí)性這一要求。為了縮短編碼時(shí)間,本文提出了基

2、于FPGA的MPEG-4壓縮算法硬化方案。FPGA有處理速度快,并行度高,開發(fā)成本低等優(yōu)點(diǎn)。
　　本文首先對(duì) MPEG-4視頻壓縮算法的基本原理進(jìn)行了簡(jiǎn)單介紹,并對(duì)編碼過程中的主要模塊進(jìn)行了詳細(xì)闡述,接著對(duì)本次開發(fā)用到的硬件語言Handel-C的語法,開發(fā)流程和調(diào)試仿真方法進(jìn)行了深入學(xué)習(xí)研究。在完成前期的準(zhǔn)備工作之后,開始使用Handel-C對(duì)MPEG-4壓縮算法的主要模塊進(jìn)行算法硬化并使用modelsim進(jìn)行仿真調(diào)試。然后為壓縮

3、算法的各個(gè)模塊結(jié)合每個(gè)模塊的處理時(shí)間設(shè)計(jì)了吞吐率很高的流水線,達(dá)到了模塊內(nèi)部的微觀并行處理和模塊間的宏觀并行處理的效果。之后使用Verilog HDL為用到的SDRAM和VGA接口編寫了對(duì)應(yīng)的驅(qū)動(dòng)控制器,使得他們之間能夠正常通信,接著將各個(gè)模塊下載到 FPGA芯片進(jìn)行綜合驗(yàn)證。本文最后將用C語言實(shí)現(xiàn)的軟件模塊和基于FPGA的硬件模塊在處理速度,壓縮效果,資源占用率等方面進(jìn)行了橫向比較,并且對(duì)用verilog實(shí)現(xiàn)的簡(jiǎn)單模塊和用Handel