基于FPGA的FFT算法的設(shè)計與實現(xiàn).pdf

1、隨著數(shù)字電子技術(shù)的不斷發(fā)展，數(shù)字信號處理技術(shù)已經(jīng)廣泛應(yīng)用于圖像處理、通信和多媒體等多個領(lǐng)域。快速傅里葉變換(FFT)作為離散傅里葉變換(DFT)的一種快速算法，它是以DFT為基礎(chǔ)的，并且使DFT的運(yùn)算時間縮短了幾個數(shù)量級，使得數(shù)字信號處理的實現(xiàn)和運(yùn)用變得更加容易。
　　 本文針對FFT算法的結(jié)構(gòu)和特點，設(shè)計出一種優(yōu)化的基于現(xiàn)場可編程門陣列(FPGA)的FFT完整實現(xiàn)方案。該方案采用基-2算法以及單元結(jié)構(gòu)的設(shè)計思路，結(jié)合蝶形運(yùn)算流

2、圖討論了幾種常用的FFT處理器的實現(xiàn)形式，綜合系統(tǒng)性能和資源消耗選取了并行迭代處理方案來實現(xiàn)16點8位復(fù)數(shù)的FFT處理系統(tǒng)。
　　 采用按時間抽選(DIT)的基-2FFT算法原理，在基于Xilinx Spartan-3E系列的FPGA硬件驗證平臺上，結(jié)合自頂向下的分層設(shè)計理念完成了FFT算法的整體結(jié)構(gòu)設(shè)計，對FFT處理器合理模塊化。用硬件描述語言Verilog HDL對各功能模塊進(jìn)行編程，并利用Xilinx ISE和ModelS

3、im工具對其進(jìn)行了綜合驗證，得到了相應(yīng)的RTL級硬件電路。
　　 經(jīng)過ISE綜合后，本文在所選芯片上設(shè)計實現(xiàn)的FFT處理器，占用FPGA的Slice數(shù)為3200，運(yùn)行頻率達(dá)到了40.733MHz，完成一次完整的FFT處理需要53個時鐘周期，能夠滿足實時信號處理的速度要求。最后進(jìn)一步利用Matlab和ModelSim工具聯(lián)合仿真，并對仿真結(jié)果進(jìn)行了分析和驗證。仿真結(jié)果表明，設(shè)計完成的系統(tǒng)能夠在保證運(yùn)算精度和實現(xiàn)復(fù)雜度的同時，切實可