版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨機數(shù)序列在科學(xué)研究和工程技術(shù)等方面得到了廣泛的應(yīng)用,其作用越來越重要?,F(xiàn)場可編程門陣列(FieldProgrammableGateArray,FPGA)技術(shù)為集成隨機數(shù)發(fā)生器提供了條件。現(xiàn)有的真隨機數(shù)發(fā)生器大多基于外界物理隨機源開展研究,這類真隨機數(shù)發(fā)生器的缺點是序列生成速度慢,隨機性差。有學(xué)者提出了混合隨機數(shù)發(fā)生器的設(shè)計策略,提高了生成序列的隨機性,但序列的生成效率并未改善。
本文依據(jù)振蕩采樣的方法,設(shè)計了一種基于鎖相環(huán)(
2、PLL)的真隨機數(shù)發(fā)生器(PLL-TRNG),以IP核的方式實現(xiàn),在保證生成序列的隨機性的前提下,提高了序列的生成效率和系統(tǒng)安全性。
本文分析了隨機數(shù)產(chǎn)生的一般方法和它們各自的特點,以較常用的物理隨機源——振蕩環(huán)(RingOscillator)為基礎(chǔ),比較了采用PLL、RO分別作為隨機源產(chǎn)生隨機序列的特點和性能差異;分析了不同采樣頻率下兩種真隨機數(shù)發(fā)生器的性能;對所產(chǎn)生的隨機序列進行后處理,消除偏差;對隨機序列進行了統(tǒng)計測試與
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于核衰變的真隨機數(shù)發(fā)生器設(shè)計.pdf
- 真隨機數(shù)發(fā)生器設(shè)計.pdf
- 應(yīng)用于時鐘發(fā)生器的通用鎖相環(huán)硬IP核設(shè)計.pdf
- 數(shù)模混合SoC-IP——基于混沌的真隨機數(shù)發(fā)生器的設(shè)計與實現(xiàn).pdf
- 鎖相環(huán)的綜合設(shè)計.pdf
- 基于時鐘恢復(fù)系統(tǒng)的鎖相環(huán)設(shè)計.pdf
- 高速真隨機數(shù)發(fā)生器的設(shè)計.pdf
- CMOS集成鎖相環(huán)設(shè)計.pdf
- 全數(shù)字鎖相環(huán)的設(shè)計
- 全數(shù)字鎖相環(huán)設(shè)計
- 鎖相環(huán)設(shè)計外文翻譯
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
- 抗輻射鎖相環(huán)設(shè)計.pdf
- 低噪聲鎖相環(huán)設(shè)計.pdf
- 基于fpga的數(shù)字鎖相環(huán)設(shè)計[開題報告]
- 鎖相環(huán)設(shè)計技術(shù)的研究.pdf
- 基于鎖相環(huán)的頻率合成器設(shè)計.pdf
- 基于延遲鎖相環(huán)的時鐘電路設(shè)計.pdf
- X波段鎖相環(huán)電路的設(shè)計.pdf
評論
0/150
提交評論