一種用于降壓型芯片的自啟動LDO研究與設(shè)計(jì).pdf

1、得益于信息科學(xué)與電子技術(shù)的發(fā)展，電子設(shè)備已經(jīng)深入的影響了人類的生產(chǎn)生活方式，成為現(xiàn)代社會不可缺少的組成部分。電子設(shè)備都是需要消耗能量的，DC-DC開關(guān)電源管理芯片由于具有的高效率優(yōu)勢，在追求低碳環(huán)保的今天，成為電子設(shè)備不可缺少的組成部分。而LDO(Low Drop-out Regulator)，作為解決DC-DC開關(guān)電源芯片自身供電的解決方案，成為DC-DC開關(guān)電源芯片研究的重要部分，具有重要的研究與應(yīng)用價(jià)值。
　　DC-DC開關(guān)

2、電源芯片內(nèi)部LDO需要一個基準(zhǔn)源提供參考電壓，一般此基準(zhǔn)直接由電源供電。DC-DC開關(guān)電源芯片控制系統(tǒng)也需要一個基準(zhǔn)，出于精度考慮，其由LDO輸出供電。出于節(jié)省芯片面積和功耗的目的，本文分析并設(shè)計(jì)了一種將DC-DC芯片控制用基準(zhǔn)源和LDO自身基準(zhǔn)源共用的自啟動LDO系統(tǒng)架構(gòu)。通過引入啟動電路，LDO能夠在基準(zhǔn)沒有建立之時(shí)就開始動作，而基準(zhǔn)的電壓來源為LDO輸出，在LDO開始動作以后，基準(zhǔn)迅速建立，開始為LDO提供穩(wěn)定的參考電壓，從而穩(wěn)定

3、LDO輸出，同時(shí)關(guān)閉啟動電路。
　　在LDO控制環(huán)路設(shè)計(jì)中，為讓LDO系統(tǒng)減少對外接電容等效串聯(lián)電阻(ESR)的依賴和能夠在不增加太多靜態(tài)功耗的情況下改善LDO的瞬態(tài)響應(yīng)，在LDO控制環(huán)路中引入了一個增強(qiáng)型的AB跟隨器作為緩沖器，能在小信號上分離LDO誤差放大器輸出電阻和功率管的寄生電容形成的極點(diǎn)，減少對外接電容ESR的依賴。在負(fù)載大范圍跳變的時(shí)候，緩沖器能夠額外的增加或者減少驅(qū)動電流，從而加快對功率MOS管寄生電容的充放電能力，

4、加快LDO對負(fù)載變化的響應(yīng)速度。
　　在基準(zhǔn)源的設(shè)計(jì)中，研究了一種三極管射極相連的并聯(lián)結(jié)構(gòu)作為基準(zhǔn)電壓的產(chǎn)生方式，分析顯示此結(jié)構(gòu)能夠在一定程度上提高環(huán)路增益。為了滿足控制系統(tǒng)對基準(zhǔn)的精度的要求，借鑒分段補(bǔ)償?shù)乃枷?，利用熱電壓在一帶?fù)反饋電阻的三極管上產(chǎn)生補(bǔ)償電流，對基準(zhǔn)進(jìn)行了高階補(bǔ)償，使得溫漂更低。
　　最后，采用了0.5μmBCD工藝模型設(shè)計(jì)了一款在5.5-18V范圍內(nèi)工作，最大輸出電流為10mA的LDO。Hspice仿真