自偏置鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、鎖相環(huán)(PLL)廣泛應(yīng)用于數(shù)字集成電路的時(shí)鐘發(fā)生器,無線通信系統(tǒng)的頻率合成器和數(shù)據(jù)時(shí)鐘恢復(fù)電路中,因此高性能的PLL的研究及其應(yīng)用一直是集成電路設(shè)計(jì)領(lǐng)域的一個(gè)熱點(diǎn)。本課題研究的自偏置鎖相環(huán)是用于圖像處理ASIC和SoC的時(shí)鐘發(fā)生器,該鎖相環(huán)結(jié)構(gòu)簡單、可移植性高,因此具有重要的研究意義。
　　本文描述了二階電荷泵鎖相環(huán)組成電路模塊及其線性數(shù)學(xué)模型,分析并推導(dǎo)出二階電荷泵鎖相環(huán)的閉環(huán)傳遞函數(shù)及環(huán)路參數(shù):固有頻率(Natural Fre

2、quency)?N數(shù)和阻尼因子(Damping Factor)?。討論了上面兩個(gè)參數(shù)的對鎖相環(huán)系統(tǒng)的影響,并給出了要得到固定的阻尼因子?和固定的環(huán)路帶寬與工作頻率?N/?REF,需要怎樣的電路參數(shù)條件。然后通過分析了自偏置鎖相環(huán)的原理和線性數(shù)學(xué)模型,得出其環(huán)路參數(shù)?N和?為常數(shù),表明該自偏置鎖相環(huán)具有良好的可移植性。
　　為了提高集成度以及便于數(shù)字制造工藝兼容,自偏置鎖相環(huán)的環(huán)路濾波電容采用CMOS器件電容來實(shí)現(xiàn)。環(huán)路濾波電阻不是

3、采用無源電阻,而是通過對稱負(fù)載結(jié)構(gòu)來實(shí)現(xiàn)的,避免了由于電阻不精確對環(huán)路的影響。為了防止死區(qū)效應(yīng),鑒頻鑒相器的復(fù)位路徑上添加了一定的延時(shí)。偏置產(chǎn)生電路實(shí)現(xiàn)兩個(gè)功能:一是根據(jù)系統(tǒng)的工作狀態(tài)建立動(dòng)態(tài)偏置點(diǎn),實(shí)現(xiàn)自偏置功能;二是通過疊加原理實(shí)現(xiàn)比例-積分環(huán)路濾波器功能。零失調(diào)電荷泵采用差分延時(shí)單元構(gòu)成;壓控振蕩器采用四級環(huán)形壓控振蕩器結(jié)構(gòu)。
　　本課題完成了自偏置鎖相環(huán)的電路設(shè)計(jì)與仿真,版圖的設(shè)計(jì),并采用0.18μm全數(shù)字CMOS工藝流片