基于Tilera多核處理器的并行模型研究.pdf

1、隨著近年來(lái)多核處理器技術(shù)的發(fā)展，處理器上集成的核數(shù)量越來(lái)越多，這就要求程序員必須掌握并行程序的開(kāi)發(fā)技術(shù)。各種并行開(kāi)發(fā)模型已經(jīng)比較成熟，如基于谷歌MapReduce思想和共享內(nèi)存架構(gòu)在多核處理器上實(shí)現(xiàn)的并行框架，獨(dú)立于語(yǔ)言的、與處理器和操作系統(tǒng)無(wú)關(guān)的核間通信接口 MCAPI都已經(jīng)開(kāi)始使用。目前，使用多個(gè)低頻率的核經(jīng)過(guò) Mesh網(wǎng)絡(luò)架構(gòu)集成到一個(gè)處理器上已經(jīng)在處理性能上達(dá)到先進(jìn)水平，而Tilera系列處理器就是其中的代表。
　　本文首

2、先研究了 Tilera多核處理器的架構(gòu)和核間通信模型，其最大的特點(diǎn)就是基于二維iMesh網(wǎng)絡(luò)的系統(tǒng)架構(gòu)和通信模型。其次，針對(duì)兩種通用并行編程模型MCAPI和Phoenix進(jìn)行研究，并對(duì)其在Tilera多核處理器上進(jìn)行了實(shí)現(xiàn)。最后，在Phoenix并行編程模型基礎(chǔ)上實(shí)現(xiàn)了并行化的圖像增強(qiáng)算法。
　　為了驗(yàn)證并行算法在Tilera多核處理器上的效率，對(duì)在Tilera TILE-GX36上實(shí)現(xiàn)的MCAPI核間通信效率進(jìn)行了測(cè)試。同時(shí)對(duì)P