低相噪快跳頻率合成器.pdf

1、由于電子對(duì)抗的需要，很多系統(tǒng)對(duì)頻率合成器的頻率捷變性能和相位噪聲特性提出了越來越高的要求，特別是在脈沖多普勒技術(shù)和碼間跳頻技術(shù)兼容的雷達(dá)系統(tǒng)中更是如此。但目前采用的基于DDS（直接數(shù)字合成）的捷變頻頻率合成器其雜散抑制指標(biāo)都不甚理想，制約了基于DDS的捷變頻頻率合成器的應(yīng)用。本論文正是基于低雜散和低相位噪聲對(duì)捷變頻頻率合成器技術(shù)進(jìn)行了研究和分析。本論文介紹的低雜散低相噪捷變頻頻率合成器采用了基于砷化鎵的新型DDS集成電路和模擬鎖相技術(shù)相

2、結(jié)合的方法，設(shè)計(jì)所得到的頻率合成器除具有頻率捷變和低相位噪聲特性外，其雜散抑制指標(biāo)更是可以在全頻段達(dá)到≤－65dBc。
　　本課題的難點(diǎn)是實(shí)現(xiàn)低雜散、低相位噪聲、寬頻段、小步進(jìn)的捷變頻頻率合成器。要實(shí)現(xiàn)捷變頻頻率合成，可以采用直接模擬式頻率合成和直接數(shù)字式頻率合成（DDS）兩種方式。由于直接模擬式頻率合成體積大、成本高、電路復(fù)雜，本課題采用的是利用直接數(shù)字式頻率合成通過變頻的方式實(shí)現(xiàn)捷變頻頻率合成。目前，制約DDS應(yīng)用的最大因素是

3、其雜散抑制特性差，特別是在輸出信號(hào)帶寬較寬的情況下更是如此。本論文將向大家介紹一種采用時(shí)鐘頻率高達(dá)3.2GHz的新型DDS集成電路與模擬鎖相技術(shù)相結(jié)合的捷變頻頻率合成器，可以改善DDS非線性引起的雜散并獲得低相位噪聲。
　　本文在理論分析的基礎(chǔ)上將DDS和模擬鎖相技術(shù)相結(jié)合，研制出一種低雜散、低相位噪聲、寬頻段、小步進(jìn)的捷變頻頻率合成器，輸出信號(hào)頻率為1830MHz~1990MHz，頻率步進(jìn)為1MHz，雜散抑制≤－65dBc，相位