異構眾核體系結構Cache功耗和性能優(yōu)化關鍵技術研究.pdf

1、當前處理器發(fā)展向異構和眾核方向發(fā)展。異構是指在同一個芯片上包含有不同架構的處理器核心。眾核是指同一個芯片上的處理器核心數(shù)目達到上千個。異構眾核的體系結構以其高性能、高能效比的優(yōu)勢在高性能計算中得到廣泛應用。但是，當前的處理器性能的進一步發(fā)展正被功耗和“存儲墻”問題所困擾。一方面，隨著工藝的進步，單芯片上集成的集體管數(shù)目越來越多，但是功耗和散熱問題使得這些晶體管難以同時工作，制約了性能的提升。另一方面，內(nèi)存速度的增長仍遠遠落后在處理器速度

2、增長之下，造成兩者之間的速度差異越來越大，成為性能瓶頸。
　　Cache在微處理器中擔任著緩解“存儲墻”問題的角色，通過發(fā)掘數(shù)據(jù)的局部性，彌補內(nèi)存和處理器之間的速度差異。但是大容量的Cache占據(jù)了芯片上大量的面積，并消耗著高達50％的處理器核心能耗。這就要求在異構眾核的體系結構下，一方面需要優(yōu)化Cache功耗，以此降低整個芯片的功耗，另一方面要提高Cache性能，從而提高整個系統(tǒng)的性能和吞吐率。Cache的功耗和性能優(yōu)化研究對于

3、整個芯片的低功耗和高性能研究具有重要的意義。本文針對異構眾核體系結構下一級Cache的訪問功耗和Cache利用效率展開研究，重點關注了一級Cache并行訪問造成的功耗浪費，以及上千線程共享Cache下的Cache分配問題。本文主要取得以下研究成果：
　　1.提出了一種面向低功耗的Cache路劃分方法。根據(jù)程序中棧區(qū)和非棧區(qū)數(shù)據(jù)的訪問特性，在本文的工作中，提出了基于程序存儲區(qū)的一級Cache的劃分方法。通過將程序訪問的棧區(qū)和非棧區(qū)的

4、數(shù)據(jù)訪問進行分離，分別對應到不同的Cache路中。每個存儲訪問不用訪問所有的Cache路，從而降低Cache訪問的功耗開銷。并且這種根據(jù)程序數(shù)據(jù)訪問特征進行的動態(tài)劃分方法可以適應于不同的程序，避免了靜態(tài)劃分方法可能帶來的程序性能下降。對于4路組相聯(lián)的Cache，這種方法可以節(jié)省約28%的Cache功耗。
　　2.提出了一種消除標識檢查的Cache功耗優(yōu)化方法。同樣針對于Cache并行訪問的功耗問題，本文提出了一種通過直接訪問曾經(jīng)訪

5、問過的Cache行，避免多路訪問的方法。該方法首先在緩存中記錄曾經(jīng)訪問過的Cache行的基地址寄存器和相應的偏移，在另一個具有相同基地址寄存器的指令進行存儲訪問時，對存儲訪問的偏移量和緩存中的偏移量進行比較確定當前的訪問是否在記錄的Cache行中。如果在同一個Cache行中，就可以直接對相應的Cache行進行訪問，從而避免標識檢查。同時由于可以直接對Cache行進行訪問，就不需要對TLB進行訪問，從而進一步節(jié)省相應的功耗。實驗表明，這種

6、方法可以減少約30%的Cache動態(tài)功耗，并減少67%的TLB訪問功耗。
　　3.提出了一種眾核體系結構下的Cache動態(tài)分配方法。由于Cache容量和線程數(shù)量的差異，眾核GPGPU中Cache行的利用率通常比較低。本文針對這樣的情況，提出了一種面向眾核體系結構的概率性的Cache行分配方式。在每個Cache行上記錄最開始請求該Cache行的指令地址和該Cache行的重用次數(shù)。根據(jù)重用信息對指令進行動態(tài)的Cache行分配。Cach

7、e行重用率低的指令將具有較小的概率分配到Cache行。通過這樣的Cache分配方式，提高Cache的利用率，避免過多的Cache請求造成沖突，提高整個系統(tǒng)的性能。實驗表明該方法最多可以提高程序性能達2.5倍。
　　4.提出了一種面向Cache性能的眾核處理器并發(fā)度分配方法。GPGPU上具有上千的線程，而整個系統(tǒng)的存儲帶寬和Cache并不能夠支持這樣多的線程并發(fā)運行。在本文的工作中，提出了一種基于指令訪問模式的Cache和并發(fā)度的分