任意函數(shù)及諧波疊加信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、伴隨著計(jì)算機(jī)技術(shù)的不斷進(jìn)步和微電子技術(shù)的持續(xù)發(fā)展，形成了一種新型的信號(hào)發(fā)生器—任意函數(shù)及諧波疊加信號(hào)發(fā)生器。任意函數(shù)及諧波疊加信號(hào)發(fā)生器主要向信號(hào)分析設(shè)備提供檢測(cè)時(shí)所需要的各種已知波形信號(hào)，以驗(yàn)證信號(hào)分析設(shè)備的性能指標(biāo)。此外，隨著越來越多的新型電路不斷地出現(xiàn)在各個(gè)領(lǐng)域，這使得各領(lǐng)域的電路設(shè)計(jì)者在設(shè)計(jì)、制造和調(diào)試這些新電路時(shí)需要用到某些特定的信號(hào)對(duì)其進(jìn)行測(cè)試，而這些特定的信號(hào)是傳統(tǒng)的函數(shù)信號(hào)發(fā)生器所不能產(chǎn)生的，因此更高性能指標(biāo)（輸出波形信

2、號(hào)的類型、頻率分辨率、頻率的穩(wěn)定度等）的信號(hào)源正在被越來越多的專業(yè)開發(fā)人員所需求。
　　 隨著近十年來頻率合成技術(shù)的快速發(fā)展，直接數(shù)字頻率合成技術(shù)(DDS，即DirectDigitalSynthesis)從眾多頻率合成技術(shù)中脫穎而出，它具有較高的頻率分辨率、較快的頻率切換速率以及頻率切換時(shí)相位連續(xù)等許多優(yōu)點(diǎn)。直接數(shù)字頻率合成器的主要組成部分有相位累加器、波形查找表、數(shù)模轉(zhuǎn)換器以及低通濾波器，由于可以用數(shù)字器件來實(shí)現(xiàn)以上幾乎所有模

3、塊，所以可以較大地改善輸出信號(hào)的各項(xiàng)性能，提高輸出信號(hào)的綜合指標(biāo)。
　　 針對(duì)上述情況和直接數(shù)字頻率合成技術(shù)的優(yōu)點(diǎn)，本課題采用直接數(shù)字頻率合成技術(shù)，以現(xiàn)場(chǎng)可編程門陣列（FPGA，即FieldProgrammableGateArray）作為硬件基礎(chǔ)，設(shè)計(jì)任意函數(shù)及諧波疊加信號(hào)發(fā)生器。本課題以Altera公司的CycloneⅡ系列FPGA(EP2C8Q208C8N)為主控制芯片，利用可編程器件的邏輯資源在其內(nèi)部定制NIOSⅡ軟核處理

4、器及系統(tǒng)所需的組合邏輯電路和時(shí)序邏輯電路，由上位機(jī)（PC機(jī)）通過USB通信接口向NIOSⅡ處理器發(fā)送所需產(chǎn)生波形信號(hào)的參數(shù)數(shù)據(jù)（該參數(shù)數(shù)據(jù)也可由外接鍵盤直接設(shè)置），NIOSⅡ處理器接收到波形信號(hào)的參數(shù)數(shù)據(jù)后經(jīng)過計(jì)算并發(fā)出控制指令來完成對(duì)外圍芯片的控制，從而實(shí)現(xiàn)用戶所需波形的輸出。本系統(tǒng)的工作過程如下:通過外接鍵盤或PC機(jī)完成波形信號(hào)參數(shù)的設(shè)置，NIOSⅡ處理器將該數(shù)據(jù)進(jìn)行處理并對(duì)外部DA芯片進(jìn)行控制，從DA輸出的波形經(jīng)過濾波電路進(jìn)行濾波