網(wǎng)絡(luò)數(shù)據(jù)流處理與控制模塊的設(shè)計(jì)與驗(yàn)證.pdf

1、隨著集成電路(IC:Integrated Circuit)行業(yè)的發(fā)展,芯片設(shè)計(jì)規(guī)模不斷增大,功能也越來越復(fù)雜,使得驗(yàn)證的難度和重要性日益增大,如今驗(yàn)證已成為芯片開發(fā)周期的瓶頸。為縮短芯片開發(fā)周期,如何提高芯片的驗(yàn)證質(zhì)量與效率已經(jīng)成為行業(yè)關(guān)注的重點(diǎn)。本文對(duì)當(dāng)前流行的驗(yàn)證技術(shù)進(jìn)行了分析并指出傳統(tǒng)驗(yàn)證方法學(xué)的缺點(diǎn)。因此非常有必要學(xué)習(xí)和掌握一種高級(jí)驗(yàn)證方法學(xué)的技巧,提高芯片驗(yàn)證的效率與質(zhì)量,保證芯片設(shè)計(jì)的正確性。
　　本文研究的內(nèi)容是設(shè)計(jì)

2、一款數(shù)據(jù)幀處理與控制芯片內(nèi)部的CPU接口模塊,并對(duì)整個(gè)芯片進(jìn)行功能驗(yàn)證。在RTL(Register Transfer Level:寄存器傳輸級(jí))設(shè)計(jì)環(huán)節(jié),根據(jù)芯片的設(shè)計(jì)規(guī)范和功能要求,首先編寫了模塊的詳細(xì)設(shè)計(jì)方案,確定模塊的接口信號(hào)以及內(nèi)部寄存器;然后按照詳細(xì)設(shè)計(jì)方案進(jìn)行 RTL編碼。以芯片設(shè)計(jì)規(guī)范為標(biāo)準(zhǔn),提取 Feature(驗(yàn)證特性)并分解測(cè)試點(diǎn)和創(chuàng)建功能覆蓋率模型,用來指導(dǎo)下一步驗(yàn)證工作的開展。
　　通過對(duì)當(dāng)今業(yè)界流行的VM

3、M(Verification Methodology Manual)驗(yàn)證方法學(xué)的學(xué)習(xí)和理解,利用SystemVerilog硬件驗(yàn)證語言(HVL:Hardware Verification Language)在經(jīng)典的VMM驗(yàn)證架構(gòu)基礎(chǔ)上進(jìn)行改進(jìn),搭建了被測(cè)芯片的驗(yàn)證環(huán)境,并開發(fā)測(cè)試用例,使用Synopsys公司的VCS仿真器進(jìn)行功能仿真驗(yàn)證。仿真過程中同時(shí)使用了覆蓋率驅(qū)動(dòng)的驗(yàn)證、可約束隨機(jī)測(cè)試和定向測(cè)試的驗(yàn)證技術(shù),以代碼覆蓋率、功能覆蓋率