高速數(shù)據(jù)采集與存儲系統(tǒng)設(shè)計.pdf_第1頁
已閱讀1頁，還剩73頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、本文是針對高頻脈沖編碼信號進行采集與存儲的系統(tǒng)設(shè)計，根據(jù)測試需要設(shè)計出具有高采樣率、外部觸發(fā)、小體積、抗高沖擊等特點的系統(tǒng)。
　　高速數(shù)據(jù)采集與存儲系統(tǒng)利用并行雙通道交替采樣的技術(shù)實現(xiàn)200MHz的采樣頻率，其中AD兩個通道的采樣時鐘通過FPGA鎖相環(huán)產(chǎn)生的100M時鐘，兩通道采樣時鐘相位差為180°；為了使脈沖編碼信號匹配高速AD的輸入要求，設(shè)計了脈沖編碼信號的衰減電路，并且進行單端轉(zhuǎn)差分轉(zhuǎn)換以增強信號的抗干擾能力；AD采樣得到

2、的數(shù)據(jù)經(jīng)過FPGA緩存以后，寫入到SSRAM存儲器中，實現(xiàn)200M采樣系統(tǒng)的功能。
　　高速數(shù)據(jù)采集電路的設(shè)計中，對信號的建立保持時間要求很高，同時在PCB板設(shè)計時也必須考慮由于高速所帶來的信號串?dāng)_、反射、等信號完整性問題。因此，本文通過FPGA邏輯設(shè)計中的時序約束來確保數(shù)據(jù)能夠正確打入FPGA內(nèi)部寄存器，避免亞穩(wěn)態(tài)現(xiàn)象，同時在PCB板設(shè)計時通過阻抗匹配、關(guān)鍵網(wǎng)絡(luò)的等長布線與內(nèi)電層分割幾種方法確保高速采樣功能的實現(xiàn)。
　　本

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論