一種高性能DSP芯片中寄存器文件的設(shè)計與實(shí)現(xiàn).pdf

1、寄存器文件位于處理器內(nèi)核中,且一般處于數(shù)據(jù)通路上,其性能的好壞直接關(guān)系到處理器的性能。尤其在一些關(guān)鍵應(yīng)用場合對處理器的性能指標(biāo)要求非常高,這就需要設(shè)計在面積、速度、功耗幾個方面達(dá)到最優(yōu)化的寄存器文件。寄存器文件要應(yīng)用在一款高性能DSP處理器上,根據(jù)處理器的結(jié)構(gòu)確定了相應(yīng)的設(shè)計要求,研究了多端口寄存器文件的全定制設(shè)計和實(shí)現(xiàn)技術(shù),并采用了全定制的方法對其進(jìn)行設(shè)計。
　　本研究在傳統(tǒng)6管存儲單元的基礎(chǔ)上,對其進(jìn)行修改,添加了讀寫端口,消

2、除了讀破壞,并基于統(tǒng)計學(xué)的基礎(chǔ)上,做出了反相讀出的設(shè)計,減小了功耗的同時加快了讀出數(shù)據(jù)的速度。對譯碼器的設(shè)計在分析了靜態(tài)邏輯與動態(tài)邏輯的基礎(chǔ)上決定采用兩級動態(tài)譯碼,在速度與穩(wěn)定性兩者之間取得了很好的平衡。設(shè)計定向通路,這一電路結(jié)構(gòu)的存在進(jìn)一步優(yōu)化了讀操作。對版圖設(shè)計的過程和一般技術(shù)進(jìn)行了研究,在進(jìn)行版圖設(shè)計時,分別采用了手指狀折疊技術(shù)、電源地共享、源漏共用等一系列技術(shù)減少了19％的版圖面積。本文還對寄存器文件時序庫的建立進(jìn)行了研究和實(shí)現(xiàn)