面向系統(tǒng)級封裝的射頻芯片小型化與阻抗突變補償研究.pdf

1、電子產(chǎn)品對小型化、多功能、低成本和低功耗的追求永無止境，這使得工藝提升和系統(tǒng)集成成為半導(dǎo)體產(chǎn)業(yè)的兩大發(fā)展趨勢。目前強調(diào)以工藝提升為主的晶圓制造業(yè)仍按照摩爾定律在發(fā)展。但是隨著工藝尺寸的縮小，摩爾定律正在逐步走向極限。系統(tǒng)集成是半導(dǎo)體產(chǎn)業(yè)超越摩爾定律的重要技術(shù)途徑，目前有三大技術(shù)：系統(tǒng)級封裝(System in Package，SiP)、系統(tǒng)級芯片(System onChip，SoC)和三維集成電路(Three Dimension Int

2、egration Circuits，3D IC)。SiP在一個封裝體中集成多個不同功能、不同工藝的芯片和一些無源元件和天線，構(gòu)成一個具有強大系統(tǒng)功能的三維多層復(fù)雜的系統(tǒng)。與SoC技術(shù)和3D IC技術(shù)相比，SiP具有集成度高、工藝兼容性好、成本低和可靠性高等優(yōu)點，具有廣闊的應(yīng)用前景和巨大的市場需求。
　　 射頻芯片是系統(tǒng)級封裝的重要組成部分。小型化的射頻芯片可以大幅度提高系統(tǒng)級封裝的集成度和可靠性，因此射頻芯片的小型化成為近年來的

3、研究熱點。射頻芯片的小型化有兩種發(fā)展趨勢，即組件的可重用技術(shù)和有源電感技術(shù)。組件可重用技術(shù)是指在一個多模式/多頻段芯片中，多個收發(fā)器共用同一個超寬帶低噪聲放大器或者超寬帶調(diào)諧范圍的振蕩器、鎖相環(huán)等。有源電感是指采用MOSFET晶體管交叉耦合電路來實現(xiàn)的一個等效電感電路。與無源電感相比，有源電感具有電感值大且可調(diào)，Q值大且可調(diào)，工作頻率高，占用面積小等優(yōu)點。在射頻電路中CMOS無源螺旋電感占據(jù)了芯片版圖的主要部分，所以當(dāng)采用有源電感來代替

4、CMOS無源螺旋電感設(shè)計射頻芯片時，可以大幅降低芯片的面積和成本。
　　 信號完整性是系統(tǒng)級封裝中一個不可忽視的問題。引起信號完整性的一個主要原因是信號鏈路上的阻抗突變，最常見的阻抗突變結(jié)構(gòu)有微帶線到帶狀線過孔、微帶線到焊盤、隔直電容和連接器等。在低頻范圍內(nèi)，這些阻抗突變對系統(tǒng)的信號完整性影響可能不大。但是在工作頻率很高的系統(tǒng)級封裝中，這些阻抗突變會引起嚴(yán)重的信號完整性問題。從現(xiàn)有的文獻來看，還沒有從設(shè)計角度消除這些固有阻抗突變

5、的研究成果報道。
　　 本學(xué)位論文采用 TSMC0.18μm CMOS工藝實現(xiàn)了一種新型的基于阻抗負反饋技術(shù)的浮地有源電感和一個基于雙通道并聯(lián)技術(shù)的0.5-11GHz超寬帶低噪聲放大器。該超寬帶低噪聲放大器作為多頻段/多模式系統(tǒng)中一個可重用組件，可以減少芯片面積，簡化系統(tǒng)架構(gòu)。為了進一步實現(xiàn)面向系統(tǒng)級封裝的射頻芯片小型化，本文將該超寬帶低噪聲放大器中的螺旋電感全部替換成本文設(shè)計的有源電感，設(shè)計出一種基于有源電感的超寬帶低噪聲放大

6、器。論文還對系統(tǒng)級封裝中常見的焊盤和隔直電容處的阻抗突變引起的信號完整性問題進行了研究，提出了一種消除阻抗突變的補償設(shè)計方案。本文具體研究內(nèi)容與成果闡述如下：
　　 1.分析了基于Gyrator-C電路的CMOS有源電感的基本原理，拓撲結(jié)構(gòu)和實現(xiàn)方法。設(shè)計了一種新型的基于阻抗負反饋技術(shù)的浮地雙端口有源電感，該有源電感采用TSMC0.18μm CMOS工藝流片。測試結(jié)果表明它的核心電路面積僅為0.04 mm2，最大電感值33nH，

7、最大品質(zhì)因子68。該電感可以直接替換射頻電路中的螺旋電感。此外還設(shè)計了一種采用過電流前饋技術(shù)的有源電感，新的有源電感以較小的功耗代價實現(xiàn)了線性度的顯著提高。
　　 2.設(shè)計實現(xiàn)了一個基于雙通道并聯(lián)技術(shù)的0.5-11GHz CMOS超寬帶低噪聲放大器，該低噪聲放大器的信號通道A采用電感串聯(lián)峰值技術(shù)來實現(xiàn)0.5-11GHz超寬帶范圍內(nèi)的平坦增益，信號通道B采用電阻負反饋技術(shù)實現(xiàn)寬頻帶輸入阻抗匹配。通過將這兩路信號并聯(lián)可以實現(xiàn)0.5-

8、11GHz頻帶的平坦增益，輸入匹配，并且信號通道B中的熱噪聲可以通過噪聲消除技術(shù)被通道A消除掉，從而獲得較低的噪聲系數(shù)。該超寬帶低噪聲放大器采用TSMC0.18μm CMOS工藝流片。測試結(jié)果表明，最大增益為10.2dB，芯片總功耗為14.4mW，在0.5-11GHz頻率范圍內(nèi)輸入回波損耗低于9dB，噪聲系數(shù)范圍為3.9-4.5dB。為了進一步實現(xiàn)面向系統(tǒng)級封裝的射頻芯片小型化，本文將這個超寬帶低噪聲放大器中的三個CMOS螺旋電感替換成

9、本文設(shè)計的新型浮地有源電感，仿真結(jié)果表明基于有源電感的超寬帶低噪聲放大器性能接近采用螺旋電感的超寬帶低噪聲放大器，但是芯片面積減少了60％。
　　 3.對系統(tǒng)級封裝中傳輸線到SMT(Surface Mounted Technology)焊盤這種典型阻抗突變結(jié)構(gòu)進行了三維建模仿真，分析它們對信號完整性的影響，提出了一種采用掏空焊盤正下方部分參考平面的補償設(shè)計方法來消除阻抗突變，改善系統(tǒng)信號完整性，并采用保角變換方法推導(dǎo)出一個計算最