基于SHA和AES算法的AHB總線監(jiān)視器設(shè)計.pdf

1、信息作為一種重要的戰(zhàn)略資源，其安全性已成為人們?nèi)找骊P(guān)注的重要課題。以安全SoC芯片為基礎(chǔ)的信息安全解決方案逐漸取代了傳統(tǒng)上的以軟件為基礎(chǔ)構(gòu)建的信息安全技術(shù)。安全SoC芯片是其所處的信息系統(tǒng)的安全控制核心部件，其本身的安全性至關(guān)重要。為了獲取安全SoC上運行的機密信息，各種攻擊手段層出不窮，因此必須采取新的安全措施以保證安全SoC芯片的安全性。
　　 本文針對傳統(tǒng)的安全SoC芯片中，只對重要數(shù)據(jù)進(jìn)行加解密處理，而不對數(shù)據(jù)的傳輸通道

2、即通用系統(tǒng)總線進(jìn)行有效保護(hù)，研究設(shè)計了一種監(jiān)視AHB 總線行為的AHB 監(jiān)視器。設(shè)計的AHB監(jiān)視器能有效提高SoC系統(tǒng)對故障攻擊的抵抗能力，防止安全配置或關(guān)鍵程序被篡改后運行或運行過程被故意操作。首先，本文對AHB 監(jiān)視器用到幾種算法進(jìn)行了原理分析及改進(jìn)的硬件實現(xiàn)。為滿足監(jiān)視過程的實時性要求，分析CRC-16串行實現(xiàn)機制，避免了繁瑣的推導(dǎo)過程，設(shè)計了高速并行的CRC-16算法；在充分研究SHA-256算法原理的基礎(chǔ)上，通過壓縮輪操作次數(shù)

3、，設(shè)計新的消息擴展生成電路，實現(xiàn)了高數(shù)據(jù)吞吐率的SHA-256 硬件電路；對AES-128算法的實現(xiàn)方案及其關(guān)鍵技術(shù)進(jìn)行了研究，在比較了常用的硬件結(jié)構(gòu)后，為了實現(xiàn)ECB、CBC兩種模式，采用循環(huán)迭代結(jié)構(gòu)實現(xiàn)AES的加、解密，同時，處于設(shè)計可重用的考慮，實現(xiàn)了與加密過程子運算同序解密過程。其次，在分析了AHB協(xié)議的基礎(chǔ)上，利用已經(jīng)設(shè)計的三種算法模塊，設(shè)計了本文的核心AHB監(jiān)視器，其在不影響AHB正常運行的前提下實現(xiàn)對AHB的監(jiān)視功能，可以

4、靈活配置監(jiān)視算法，內(nèi)置了專用DMA能自動完成大量數(shù)據(jù)的搬運，同時還具備監(jiān)視總線超時功能。為實現(xiàn)AHB 監(jiān)視器內(nèi)部硬件資源復(fù)用，當(dāng)將AHB 監(jiān)視器配置為非監(jiān)視模式時，其內(nèi)置的SHA-256和AES-128算法核可以作為普通的算法模塊使用。使用硬件描述語言Verilog HDL 對完成的設(shè)計進(jìn)行描述，采用SMIC 0.13umCMOS工藝庫完成了DC 綜合，結(jié)果表明，本設(shè)計的硬件規(guī)模為99.2kgates,最高工作頻率達(dá)142.5MHz，滿