多通道雷達(dá)信號(hào)處理板的設(shè)計(jì)和仿真研究.pdf_第1頁
已閱讀1頁,還剩57頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、采用數(shù)字波束形成技術(shù)的多通道雷達(dá),具有傳統(tǒng)相控陣?yán)走_(dá)無可比擬的優(yōu)越性,正成為未來的相控陣?yán)走_(dá)的一個(gè)重要發(fā)展方向。本課題主要根據(jù)數(shù)字化多通道雷達(dá)信號(hào)處理的需要,完成多通道雷達(dá)信號(hào)處理板的設(shè)計(jì)與實(shí)現(xiàn)。
   本文首先給出了多通道雷達(dá)信號(hào)處理板的總體方案,采用兩片Virtex-7FPGA、一片Zynq-7000系列可編程SoC和一片TMS320C6678多核DSP構(gòu)成多處理器系統(tǒng),其中FPGA主要用于采集數(shù)據(jù)的預(yù)處理,而可編程SoC和

2、DSP可以用來實(shí)現(xiàn)復(fù)雜的信號(hào)處理算法,設(shè)計(jì)方案具有高度的靈活性、可擴(kuò)展性和多功能性;接著給出信號(hào)處理板的硬件電路設(shè)計(jì),主要包括系統(tǒng)電源設(shè)計(jì),系統(tǒng)時(shí)鐘設(shè)計(jì),DDR3SDRAM和QDR2+SRAM存儲(chǔ)器電路設(shè)計(jì),SRIO、PCIE、千兆網(wǎng)口和光纖接口等高速傳輸電路設(shè)計(jì)以及采集電路設(shè)計(jì)等;同時(shí)也完成了FPGA部分的信號(hào)處理程序的設(shè)計(jì)與仿真調(diào)試,主要包括數(shù)字下變頻、脈沖壓縮和動(dòng)目標(biāo)檢測(cè);最后討論了在Linux系統(tǒng)下用可編程SoC實(shí)現(xiàn)嵌入式開發(fā)的

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論