基于HEVC的超高清并行解碼器設(shè)計(jì).pdf

1、為了應(yīng)對(duì)消費(fèi)電子領(lǐng)域日益增長(zhǎng)的對(duì)超高清視頻內(nèi)容的需求,ITU以及ISO聯(lián)合推出了HEVC編碼標(biāo)準(zhǔn)。面對(duì)超高清視頻大數(shù)據(jù)量的挑戰(zhàn),HEVC解碼器能否成功實(shí)現(xiàn)實(shí)時(shí)處理性能,將影響到該標(biāo)準(zhǔn)的商用化進(jìn)程。
　　為了解決上述問(wèn)題,本文在對(duì)稱多處理器平臺(tái)上對(duì)面向超高清應(yīng)用的實(shí)時(shí)解碼器設(shè)計(jì)進(jìn)行了探索。在系統(tǒng)架構(gòu)層次上,本文探討了有助于解碼器獲得良好可擴(kuò)展性與負(fù)載平衡性的并行化數(shù)據(jù)與功能劃分方式,并輔以高效的同步與存儲(chǔ)機(jī)制,最終通過(guò)面向?qū)ο蟮某绦?/p>

2、設(shè)計(jì)思想進(jìn)行實(shí)現(xiàn)。在平臺(tái)級(jí)優(yōu)化的層次上,一方面,本文探討了如何利用英特爾處理器的指令集,對(duì)解碼器中反量化、反變換以及內(nèi)插濾波模塊進(jìn)行單指令多數(shù)據(jù)處理以便加速計(jì)算;另一方面,本文從處理器親和性這一角度出發(fā),給出了恰當(dāng)?shù)貫槲锢硖幚砥鞣峙渚€程資源從而減小上下文切換開(kāi)銷的方法。
　　依據(jù)HEVC標(biāo)準(zhǔn)化過(guò)程中采用的測(cè)試方法以及測(cè)試對(duì)象,我們對(duì)本次設(shè)計(jì)的解碼器的性能進(jìn)行了測(cè)試,并證實(shí)了其在超高清以及高清應(yīng)用中所具有的實(shí)時(shí)性能。本文可為工業(yè)和學(xué)