基于FPGA的圖像采集處理系統(tǒng)的應(yīng)用研究.pdf

1、分類號(hào)密級(jí)UDC編號(hào)桂林電子科技大學(xué)碩士學(xué)位論文題目題目:基于FPGA的圖像采集處理系統(tǒng)的應(yīng)用研究（英文）（英文）ApplicationResearchofImageAcquisitionProcessingSystemBasedonFPGA研究生姓名:潘明指導(dǎo)教師姓名、職務(wù)指導(dǎo)教師姓名、職務(wù):陳元枝教授申請(qǐng)學(xué)位門類:工學(xué)碩士學(xué)科、專科、專業(yè):測(cè)試計(jì)量技術(shù)及儀器提交論文日期:2012年4月論文答辯日期:2012年6月2012年6月15日

2、摘要I摘要圖像采集與處理系統(tǒng)一直以來(lái)備受數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)注，傳統(tǒng)的以單片機(jī)為控制核心的圖像采集處理系統(tǒng)集成度低、功能單一、處理的速度不高，難以滿足現(xiàn)今對(duì)圖像采集處理系統(tǒng)高性能的需求。為了解決這一問(wèn)題，本文系統(tǒng)中選擇內(nèi)部邏輯資源豐富、具有良好可編程特性的現(xiàn)場(chǎng)可編程門陣列FPGA芯片作為圖像采集控制的處理器，用它來(lái)完成對(duì)采集處理系統(tǒng)的全程控制，并在FPGA內(nèi)部用硬件描述語(yǔ)言對(duì)中值濾波算法及卷積算法進(jìn)行了改進(jìn)和優(yōu)化。本設(shè)計(jì)構(gòu)建了基于FPG

3、A的圖像采集與預(yù)處理系統(tǒng)，主要由CMOS圖像傳感器模塊、SCCB控制器模塊、以SDRAM控制器為核心的圖像緩存模塊、純硬件實(shí)現(xiàn)的UART模塊、圖像降噪預(yù)處理模塊以及客戶端數(shù)據(jù)接收和編碼顯示處理模塊等構(gòu)成，設(shè)計(jì)了圖像采集系統(tǒng)的硬件電路，并且實(shí)現(xiàn)了軟件控制處理程序。SCCB接口是對(duì)圖像傳感器工作方式配置的接口，系統(tǒng)利用FPGA的兩個(gè)普通IO口來(lái)模擬SCCB時(shí)序，最終在FPGA內(nèi)用同步有限狀態(tài)機(jī)實(shí)現(xiàn)了SCCB控制器的設(shè)計(jì)。首先，系統(tǒng)根據(jù)圖像傳

4、感器輸出的同步信號(hào)在FPGA內(nèi)用硬件邏輯的方法生成各控制信號(hào)，完成了有效圖像數(shù)據(jù)的獲取及存儲(chǔ)。然后，利用改進(jìn)型的快速中值濾波算法對(duì)獲取的數(shù)據(jù)在FPGA中進(jìn)行降噪預(yù)處理，提高了圖像預(yù)處理速度，并利用模塊化的設(shè)計(jì)方法設(shè)計(jì)了便于圖像幀存儲(chǔ)的SDRAM控制器，其中為了解決異步時(shí)鐘域引起的亞穩(wěn)態(tài)，還設(shè)計(jì)了兩個(gè)異步FIFO進(jìn)行數(shù)據(jù)緩沖。接著，系統(tǒng)用VerilogHDL以純硬件的方法實(shí)現(xiàn)了UART，達(dá)到了數(shù)據(jù)的有效傳輸。最后，利用VC實(shí)現(xiàn)了串行通信編