基于CMMB標準的LDPC碼譯碼研究與實現(xiàn).pdf

1、低密度奇偶校驗（Low-DensityParity-Check，LDPC）碼是一種線性分組碼。由于其校驗矩陣為稀疏矩陣，只含有少量非零元素，故而得名。LDPC碼是繼Turbo碼之后，另一接近信道容量的好碼。此外LDPC碼還擁有Turbo碼不具備的其他優(yōu)點，使得LDPC碼被廣泛應(yīng)用。因此有關(guān)LDPC碼的研究已經(jīng)成為糾錯編碼領(lǐng)域的熱點問題，其中編譯碼算法及其硬件實現(xiàn)備受關(guān)注。
　　本文以中國移動多媒體廣播（ChinaMobileMul

2、timediaBroadcasting，CMMB）中的LDPC碼為基礎(chǔ)，最終目標是在FPGA上實現(xiàn)LDPC碼的譯碼算法。文章首先對LDPC碼做了充分介紹和分析，重點研究了CMMB標準中的LDPC碼。接著對LDPC碼常見的譯碼算法進行了描述和仿真。通過比較各譯碼算法的仿真結(jié)果發(fā)現(xiàn)，修正后的最小和算法運算復雜度大大降低，同時譯碼性能幾乎沒有損失。最終，我們選出了歸一化最小和算法作為硬件實現(xiàn)中的算法。
　　在此基礎(chǔ)上，文章對CMMB標準

3、中LDPC碼的硬件實現(xiàn)進行了研究。通過進一步仿真確定了硬件實現(xiàn)中數(shù)據(jù)的量化方案，譯碼的迭代次數(shù)和歸一化算法中的歸一化系數(shù)等因素。設(shè)計了譯碼器的總體結(jié)構(gòu)，對系統(tǒng)中的關(guān)鍵模塊和數(shù)據(jù)存儲進行了研究，并給出了各模塊的設(shè)計思路和設(shè)計框圖。
　　本文最后對FPGA技術(shù)包括歷史發(fā)展，設(shè)計方法等作了介紹，并就器件選型問題進行了探討。在QuartusII平臺下實現(xiàn)了一個碼長為20的(3,6)規(guī)則LDPC碼譯碼器，對譯碼器的各個模塊進行了Verilo