無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)SoC芯片的功能仿真與FPGA驗(yàn)證.pdf

1、SoC驗(yàn)證是集成電路設(shè)計(jì)中極其關(guān)鍵的環(huán)節(jié)，功能驗(yàn)證是SoC驗(yàn)證的重要組成部分之一。論文的主要工作是針對(duì)課題組研制的無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)SoC芯片，進(jìn)行數(shù)字部分的功能驗(yàn)證。節(jié)點(diǎn)SoC芯片內(nèi)嵌Cortex-M0微處理器，支持基于ZigBee協(xié)議的無(wú)線通信和AES-CCM*安全模式，使用2.4GHz工作頻段。芯片功能驗(yàn)證的主要目的是保證各功能子模塊設(shè)計(jì)無(wú)誤以及數(shù)據(jù)通信滿足協(xié)議指標(biāo)要求。
　　論文在分析了無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)SoC芯片系統(tǒng)結(jié)構(gòu)

2、的基礎(chǔ)上，制定了基于灰盒法的自底向上驗(yàn)證方案，分別從模塊級(jí)和系統(tǒng)級(jí)對(duì)芯片進(jìn)行功能驗(yàn)證。在模塊級(jí)驗(yàn)證時(shí)，通過分析各功能模塊的輸入數(shù)據(jù)特征，采用受限隨機(jī)生成法來(lái)構(gòu)造測(cè)試向量，以減少測(cè)試向量數(shù)量，提高驗(yàn)證效率；基于事件驅(qū)動(dòng)的思想，設(shè)計(jì)可綜合的系統(tǒng)控制核心單元來(lái)模擬 CPU，控制 ZigBee基帶模塊和AES安全模塊進(jìn)行數(shù)據(jù)收發(fā)或加/解密；針對(duì)協(xié)處理器特點(diǎn)搭建驗(yàn)證環(huán)境以驗(yàn)證其功能的正確性。依據(jù)芯片系統(tǒng)工作流程，設(shè)計(jì)了運(yùn)行于Cortex-M0的測(cè)

3、試程序，通過讀寫數(shù)據(jù)存儲(chǔ)器與模塊寄存器、處理中斷和封裝數(shù)據(jù)等來(lái)實(shí)現(xiàn)系統(tǒng)級(jí)驗(yàn)證。同時(shí)，設(shè)計(jì)了解擴(kuò)頻軟件，結(jié)合由信號(hào)發(fā)生器、XUPV5LX110T開發(fā)板、AD/DA板以及頻譜儀成的FPGA硬件驗(yàn)證平臺(tái)，來(lái)驗(yàn)證基于ZigBee協(xié)議2.4GHz物理層數(shù)據(jù)傳輸?shù)恼_性及系統(tǒng)功能。結(jié)果表明，基帶調(diào)制數(shù)據(jù)符合協(xié)議標(biāo)準(zhǔn)，模擬中頻信號(hào)的噪信比（EVM）小于1％，系統(tǒng)能夠正確接收并解釋符合協(xié)議標(biāo)準(zhǔn)的數(shù)據(jù)。
　　論文基于VCS工具和FPGA開發(fā)板實(shí)現(xiàn)了