基于FPGA的網(wǎng)絡安全加速卡研究與設計.pdf

1、隨著網(wǎng)絡應用范圍的迅速擴大和網(wǎng)絡性能的不斷提高，安全網(wǎng)關的吞吐量從原來的幾十兆/每秒迅速增長到幾百兆/每秒甚至幾千兆/每秒。另外，安全網(wǎng)關從傳統(tǒng)的防火墻應用擴展到UTM、在線流量分析監(jiān)控、Web訪問管理等領域。因此，網(wǎng)絡管理設備需要有更加強大的CPU處理能力、更強大的數(shù)據(jù)報文分析能力和流量轉發(fā)能力來支撐整個網(wǎng)絡的高速運轉。在實際應用過程中，轉發(fā)工作往往消耗了過多的服務器CPU資源，使得CPU沒有足夠的資源對高速數(shù)據(jù)報文進行分析，影響了網(wǎng)

2、絡的性能，制約了網(wǎng)絡的應用。因此，本文設計了一種網(wǎng)絡安全加速卡來有效解決網(wǎng)絡數(shù)據(jù)包處理的瓶頸問題。
　　 本文首先介紹了課題的研究背景，概述了網(wǎng)絡安全方面的威脅和對策、網(wǎng)絡加速方面的常見技術。接著，對多種處理器的實現(xiàn)方式進行比較，得出了本文的主要研究內(nèi)容。通過對網(wǎng)絡隔離原理的分析，總結了網(wǎng)絡安全隔離的要求；對數(shù)據(jù)包分類字段、TCAM的硬件查找原理和規(guī)則管理算法做深入的研究，總結出一種合適的硬件規(guī)則管理方法。在此基礎上，設計一種基

3、于FPGA的網(wǎng)絡安全加速卡，該卡采用硬件數(shù)據(jù)包分類和硬件轉發(fā)的方式來分擔CPU的數(shù)據(jù)分析和轉發(fā)工作量。另外，通過對匹配條目的具體配置，和對網(wǎng)絡數(shù)據(jù)報文的采樣，能夠有效地攔截有威脅的報文，具備網(wǎng)絡安全功能。
　　 網(wǎng)絡安全加速卡的設計包括：總體框架設計、網(wǎng)絡接口模塊設計、硬件查找模塊設計、硬件轉發(fā)模塊設計、PCIE總線接口設計、電源時鐘設計、掉電保護電路設計、FPGA設計。最后，就網(wǎng)絡應用的主要性能，與軟件加速方法做了具體的比較。