基于DDS的數(shù)字基帶模塊設(shè)計與實現(xiàn).pdf

1、信號發(fā)生器的用途十分廣泛，隨著科學(xué)技術(shù)的不斷進(jìn)步，當(dāng)今行業(yè)發(fā)展的主要趨勢便是不斷的研發(fā)出具有更高性能的信號發(fā)生器來滿足在雷達(dá)、通信、自動化等領(lǐng)域的廣泛需求。而具有高精度、高穩(wěn)定性等特點的直接數(shù)字頻率合成技術(shù)則是信號發(fā)生器的核心技術(shù)之一，也是現(xiàn)今各大公司的研究重點之一。本論文將基于直接數(shù)字頻率合成技術(shù)來設(shè)計與實現(xiàn)數(shù)字基帶信號發(fā)生器模塊。
　　本文首先將對直接數(shù)字頻率合成技術(shù)的基本原理及理論基礎(chǔ)進(jìn)行了研究，然后給出了四種數(shù)字基帶模塊的

2、設(shè)計方案構(gòu)思，分別是FPGA加高速數(shù)模轉(zhuǎn)換器方案，控制器加直接數(shù)字頻率合成芯片方案，而控制器選用方案則包括了MCU、DSP以及FPGA三種。通過分析以上四種方案的特點，選擇其中一個最合適的方案進(jìn)行硬件設(shè)計，最終根據(jù)模塊功能性能指標(biāo)要求將模塊設(shè)計劃分為五個功能電路單元以便于開展模塊硬件設(shè)計工作。
　　其次，本文將展示基于DDS的數(shù)字基帶模塊的總體設(shè)計方案以及硬件設(shè)計工作流程。具體分析各個單元電路及其外圍電路的設(shè)計原理，包括了直接數(shù)字

3、頻率合成芯片外圍配置及濾波電路設(shè)計、時鐘單元電路設(shè)計、FPGA單元電路設(shè)計、電源單元電路設(shè)計。
　　在本文中，還將介紹信號完整性在印制電路板設(shè)計中的重要參考價值，并按照信號完整性的基本要求完成模塊的印制電路板設(shè)計規(guī)劃；其次，根據(jù)規(guī)劃實施具體的印制電路板電路設(shè)計，包括印制電路板的疊層結(jié)構(gòu)以及布局布線；最后，從電源設(shè)計、印制電路板接地設(shè)計、硬件抗干擾設(shè)計以及電磁兼容性設(shè)計等方面對模塊可靠性進(jìn)行了設(shè)計。高頻、高速電路的印制電路板設(shè)計是復(fù)