硬件架構(gòu)對(duì)片上網(wǎng)絡(luò)性能影響及優(yōu)化策略研究.pdf

1、針對(duì)傳統(tǒng)的SOC芯片設(shè)計(jì)在可重構(gòu)性和時(shí)鐘同步性這兩方面的限制問題,本文重點(diǎn)研究了一種新的芯片設(shè)計(jì)方法--片上網(wǎng)絡(luò)NOC(network on chip),并對(duì)其設(shè)計(jì)的關(guān)鍵點(diǎn)進(jìn)行了討論,重點(diǎn)研究了硬件架構(gòu)對(duì)片上網(wǎng)絡(luò)性能影響及優(yōu)化策略。
　　 論文首先討論了片上網(wǎng)絡(luò)技術(shù)的背景及基礎(chǔ)理論,分析了當(dāng)今主流的設(shè)計(jì)方法和流程。針對(duì)設(shè)計(jì)流程中最重要的兩個(gè)關(guān)鍵設(shè)計(jì)——片上網(wǎng)絡(luò)架構(gòu)設(shè)計(jì)和片上網(wǎng)絡(luò)通信機(jī)制設(shè)計(jì),進(jìn)行了系統(tǒng)的分析與研究。通過在搭建的仿

2、真平臺(tái)上對(duì)采用不同硬件架構(gòu)設(shè)計(jì)的片上網(wǎng)絡(luò)進(jìn)行性能仿真,詳細(xì)研究了架構(gòu)和網(wǎng)絡(luò)性能的聯(lián)系,重點(diǎn)分析了結(jié)構(gòu)規(guī)模和路由緩沖器設(shè)計(jì)條件對(duì)片上網(wǎng)絡(luò)吞吐量、功耗和延時(shí)等性能的影響。此外,對(duì)同樣節(jié)點(diǎn)資源的片上網(wǎng)絡(luò)進(jìn)行不同方式平臺(tái)搭建并進(jìn)行了功能仿真,針對(duì)仿真結(jié)果進(jìn)行了性能分析并提出了設(shè)計(jì)策略。
　　 論文還針對(duì)在Mesh結(jié)構(gòu)中XY維序路由算法仿真中出現(xiàn)的“熱點(diǎn)”問題進(jìn)行了分析,提出了一個(gè)拓?fù)渖细倪M(jìn)的解決方案,調(diào)試了相應(yīng)的路由算法,并對(duì)結(jié)果進(jìn)行了