基于GPU的FPGA并行布線算法實現(xiàn).pdf_第1頁
已閱讀1頁，還剩57頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、大型 FPGA設(shè)計要花費很長時間才能將硬件描述語言轉(zhuǎn)化為比特流文件，其中布局和布線最為耗時。GPU可以支持高度并行計算，具有良好的通用性，因此本課題選用GPU設(shè)計實現(xiàn)并行FPGA布線算法。
　　FPGA布線階段的任務(wù)是在布線資源圖中，尋找從線網(wǎng)源端到漏端的最短路徑（成本最低）。針對布線資源圖在GPU上的表達(dá)方式問題，本課題采用一種改進(jìn)的緊湊鄰接表來表示圖G(V,E,W)。
　　VPR中迷宮布線器的本質(zhì)是 Dijkstra算法

2、，本文提出了在 GPU上并行的Dijkstra算法，即可保存路徑的迭代Advanced_Atomics_SSSP算法，利用GPU的原子操作特性并行擴(kuò)展節(jié)點。當(dāng)圖中節(jié)點度比較大時，節(jié)點擴(kuò)展階段并行線程中進(jìn)行有效計算的線程數(shù)多，其加速性能較優(yōu)。VPR在進(jìn)行一次布線迭代時，需要對多個線網(wǎng)進(jìn)行布線，而每個線網(wǎng)需搜索從源端到一個或多個漏端的最短路徑。該問題可建模為 APSP。本文提出了利用二叉堆優(yōu)化的Heap_APSP算法，每一個線程負(fù)責(zé)搜索從一

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論