基于M8051的嵌入式SOC調(diào)試器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、芯片的集成度的提高，傳統(tǒng)的ASIC(專用集成電路)獨(dú)立的模塊已經(jīng)不能滿足系統(tǒng)的需求，SOC芯片應(yīng)運(yùn)而生。SOC能集成嵌入式軟件和硬件，提高了系統(tǒng)的性能，傳統(tǒng)的電子設(shè)計(jì)系統(tǒng)已經(jīng)產(chǎn)生了巨大的變化，板級的電路調(diào)試轉(zhuǎn)向片內(nèi)的調(diào)試，調(diào)試的難度逐步增大，尤其是對嵌入式軟件的調(diào)試。在SOC芯片流片之后，系統(tǒng)的調(diào)試任務(wù)大部分集中在嵌入式軟件調(diào)試，方便的嵌入式軟件調(diào)試器無疑至關(guān)重要。本文研究了嵌入式系統(tǒng)調(diào)試器的實(shí)現(xiàn)。8051作為廣泛應(yīng)用的微處理器，在大量

2、的SOC上得到了應(yīng)用，同時(shí)北京市嵌入式系統(tǒng)實(shí)驗(yàn)室擁有8051軟核IP，有多款芯片是基于8051核的SOC設(shè)計(jì)，本課題就是要研究并且實(shí)現(xiàn)一款針對8051的廉價(jià)的調(diào)試器，方便軟件的開發(fā)，降低系統(tǒng)開發(fā)成本。 本文的設(shè)計(jì)分為軟件設(shè)計(jì)和硬件設(shè)計(jì)。在軟件部分的設(shè)計(jì)，為了方便硬件的解碼，在發(fā)送中單獨(dú)的添加了8位的操作信息位，減少硬件處理數(shù)據(jù)的冗余，降低硬件部分的代碼量，從而減少系統(tǒng)成本。同時(shí)為了方便軟件代碼的維護(hù)，將軟件劃分為3個(gè)層次。在本課