基于FPGA的圖像預(yù)處理單元的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著微電子技術(shù)的高速發(fā)展,實(shí)時(shí)圖像處理在多媒體、圖像通信等領(lǐng)域有著非常廣泛的應(yīng)用。FPGA是實(shí)時(shí)圖像處理的理想選擇,基于FPGA的圖像處理芯片的研究已成為信息產(chǎn)業(yè)的熱點(diǎn)。本文所研究的圖像預(yù)處理單元是“基于USB2.0視頻圖像處理芯片”的一部分,主要研究圖像預(yù)處理算法的硬件實(shí)現(xiàn),旨在以盡可能低的成本達(dá)到盡可能高的性能。
　　 本文涉及的圖像預(yù)處理單元所完成的功能如下:1)YCbCr4:2:2格式到Y(jié)CbCr4:4:4格式的轉(zhuǎn)換；2

2、)RGB565格式到RGB888格式的轉(zhuǎn)換；3)Bayer數(shù)據(jù)壞點(diǎn)修正及Bayer格式到RGB888格式的轉(zhuǎn)換。從成本的角度來(lái)看,其中第三個(gè)功能,是本文的重點(diǎn)。文中采用“兩條線行緩沖+六級(jí)流水線”方案,實(shí)現(xiàn)了3×5窗口的Bayer數(shù)據(jù)壞點(diǎn)修正,以及3×3窗口的Bayer格式到RGB888格式的轉(zhuǎn)換。整個(gè)設(shè)計(jì)中,沒(méi)有采用一個(gè)乘法器,乘法功能全部由寄存器移位累加來(lái)實(shí)現(xiàn),從而進(jìn)一步降低了成本。
　　 仿真與驗(yàn)證,是硬件設(shè)計(jì)的另一個(gè)重要

3、步驟。本文以MATLAB產(chǎn)生測(cè)試激勵(lì),以ISE+ModelSim(主時(shí)鐘頻率為100 MHz)完成硬件模塊的時(shí)序仿真,然后采用MATLAB對(duì)仿真出來(lái)的數(shù)據(jù)進(jìn)行驗(yàn)證,最后調(diào)用相關(guān)的顯示函數(shù)把仿真出來(lái)的數(shù)據(jù)以圖像的形式顯示出來(lái)。
　　 結(jié)果表明,圖像預(yù)處理單元對(duì)圖像傳感器輸出的640×480(VGA)數(shù)據(jù)進(jìn)行預(yù)處理,能夠很好的滿足實(shí)時(shí)性要求,達(dá)到了預(yù)期的目的。由于整個(gè)設(shè)計(jì)采用流水線技術(shù),所以處理速度極快,這也為將來(lái)處理更高分辨率的圖