數(shù)字存儲示波器數(shù)據(jù)采集與控制電路設(shè)計研究.pdf_第1頁
已閱讀1頁，還剩77頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、當代示波器技術(shù)發(fā)展日新月異。伴隨數(shù)字技術(shù)的發(fā)展，數(shù)字存儲示波器(Digital Storage Oscilloscope)展現(xiàn)了更強大的功能：智能捕獲、參數(shù)分析、時頻變換、超大規(guī)模數(shù)據(jù)波形存儲等功能。目前，國外在數(shù)字存儲示波器領(lǐng)域的技術(shù)已經(jīng)非常成熟，并且占領(lǐng)了絕大部分的市場份額。而國內(nèi)具有自主知識產(chǎn)權(quán)的數(shù)字示波器還非常少，高昂的價格阻礙了數(shù)字存儲示波器在生產(chǎn)實驗中的廣泛應用。 本文結(jié)合“2GSa/s寬帶數(shù)字存儲示波器”項目的開發(fā)

2、，在研究剖析數(shù)字存儲示波器工作原理的基礎(chǔ)上，圍繞其數(shù)字系統(tǒng)的設(shè)計與實現(xiàn)展開研究。為國內(nèi)高速高分辨率的數(shù)據(jù)采集系統(tǒng)的研制提供了一個參考方案。 主要內(nèi)容包括： 1、通過對目標系統(tǒng)主要技術(shù)指標的分析，基于ADC+高速時鐘電路+FPGA+DSP+片外SRAM的智能儀器結(jié)構(gòu)，采用實時采樣和隨機采樣兩種采樣技術(shù)，實現(xiàn)了2GSa/s最高實時采樣率，1GHz模擬帶寬，存儲深度8MB/CH的示波器。以上系統(tǒng)結(jié)構(gòu)模式的最大特點是結(jié)構(gòu)靈活，有

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論