DVB-T中內(nèi)碼解碼的研究與設(shè)計.pdf

1、在當(dāng)代無線通信系統(tǒng)中，卷積碼是一種廣泛使用的信道編碼方式。而Viterbi譯碼算法作為卷積碼的最大似然譯碼算法，具有速度快、譯碼效率高等優(yōu)點(diǎn)，已經(jīng)被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是研究DVB-T中內(nèi)碼解碼，即(2,1,7)卷積碼的Viterbi譯碼實(shí)現(xiàn)。譯碼方式采用軟判決譯碼，約束長度為7，碼率為1/2。
　　 本文首先介紹了信道編碼的基礎(chǔ)知識，接著闡述了差錯控制編碼中一種重要的編碼-卷積碼的基本概念，分析了Vite

2、rbi譯碼算法的原理，重心落在Viterbi算法的性能及算法復(fù)雜度的平衡考慮，并設(shè)計了一種DVB-T系統(tǒng)中支持QPSK調(diào)制方式的Viterbi譯碼器。
　　 本文的主要工作如下：
　　 1)對輸入數(shù)據(jù)采用了8電平量化的軟判決方式，同時對歐氏距離的計算方法進(jìn)行了簡化，這樣就能夠很方便的用硬件電路實(shí)現(xiàn)。
　　 2)對加比選單元采用了部分并行結(jié)構(gòu)的運(yùn)算方式，在滿足譯碼速度的同時，節(jié)約了芯片資源。
　　 3)在路

3、徑度量值存儲器的組織方式，本文提出了“乒乓”操作法簡化了控制單元，優(yōu)化了系統(tǒng)的時序。
　　 4)在幸存路徑的選擇輸出上采用了回溯算法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，同時為了提高系統(tǒng)的穩(wěn)定性，本文采用了一種新的多路不同時刻幸存路徑同時回溯的譯碼方法，可以大大降低系統(tǒng)對時鐘頻率的要求。
　　 5)最后在QuartusⅡ7.2平臺上，采用VHDL硬件描述語言，對(2，1，7)Viterbi譯碼器進(jìn)行FPGA設(shè)計