基于System Generator中頻數(shù)字接收系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、本論文討論的是兩通道數(shù)字中頻接收系統(tǒng)的設(shè)計與實現(xiàn)。作為一個實現(xiàn)電子戰(zhàn)關(guān)鍵環(huán)節(jié)的中頻數(shù)字接收機(jī)，受到通信界的研究和探索的機(jī)會越來越頻繁，隨著信息時代和信息社會的到來，應(yīng)用在中頻接收機(jī)的軟件無線電技術(shù)也得到了廣泛的關(guān)注，通過軟件無線電的算法實現(xiàn)不同應(yīng)用功能，構(gòu)造通用的、可編程的和高速數(shù)字信號處理為一體的平臺是軟件無線電思想的本質(zhì)所在。論文用到System Generator for DSP，這是一個能實現(xiàn)軟件無線電思想，構(gòu)建軟件無線電算法的

2、軟件。在這個軟件環(huán)境中實現(xiàn)算法是本論文研究的關(guān)鍵。
　　 本論文的Xilinx公司系統(tǒng)建模工具System Generator for DSP，它在很多方面擴(kuò)展了MathWorks公司的Matlab/Similink平臺，在這個平臺下提供了數(shù)字信號處理(DSP)建模環(huán)境，簡化并加速了DSP系統(tǒng)級硬件設(shè)計。它通過建立數(shù)字信號處理系統(tǒng)的抽象算法，將抽象算法轉(zhuǎn)化成可靠的硬件實現(xiàn)數(shù)字信號處理高層系統(tǒng)設(shè)計與Xilinx FPGA實現(xiàn)的“橋

3、梁”。它在MATLAB/Simulink的環(huán)境下完成算法的建模[9]，然后生成相應(yīng)的工程。ISE可對工程進(jìn)行仿真、綜合，最后完成算法的硬件化，也可由System Generator直接生成比特流文件，并下載到FPGA。System Generator for DSP提供了系統(tǒng)建模級設(shè)計能力，允許在相同的環(huán)境內(nèi)進(jìn)行軟、硬件仿真、執(zhí)行和驗證，DSP設(shè)計者不需要書寫HDL代碼，也即不熟悉HDL代碼的情況下也可以使用。此外，System Gen

4、erator工具還能完成高級提取，自動編譯生成的FPGA代碼，也可以通過低級的提取、對FPGA的低層資源進(jìn)行訪問，從而實現(xiàn)高效率FPGA設(shè)計建模。目前，基于System Generator的設(shè)計方法已在復(fù)雜系統(tǒng)實現(xiàn)中展現(xiàn)了強(qiáng)大的潛能，它必將成為未來流行的FPGA開發(fā)技術(shù)之一。
　　 本論文主要研究基于System Generator的兩通道中頻數(shù)字接收機(jī)。在SystemGenerator for DSP開發(fā)環(huán)境中對兩個通道數(shù)字中

5、頻接收系統(tǒng)進(jìn)行建模，兩個通道分別適應(yīng)0.3MHZ和3MHZ接收符號率的接收，并詳細(xì)的介紹中頻數(shù)字下變頻的設(shè)計理論、接收系統(tǒng)的采樣理論以及濾波抽取技術(shù)等基本概念。
　　 本文按照0.3MHZ和3MHZ下接收符號率分別設(shè)計兩個濾波抽取變換方案，在System Generator環(huán)境中對兩個通道的接收方案進(jìn)行驗證仿真，仿真最后比較結(jié)果表明方案的可行性。最后對整個中頻數(shù)字化接收系統(tǒng)以及接收機(jī)前端的結(jié)構(gòu)作了詳細(xì)的介紹并加以實現(xiàn)，兩通道系統(tǒng)