基于FPGA的數(shù)字功率放大器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文的技術(shù)研究，主要以測(cè)井傳輸系統(tǒng)的工程應(yīng)用為背景，詳細(xì)介紹和設(shè)計(jì)了基于FPGA技術(shù)的 Sigma-Delta型數(shù)字功率放大器。通過(guò) FPGA實(shí)現(xiàn)的Sigma-Delta調(diào)制器將峰值與平均功率比較高的OFDM信號(hào)轉(zhuǎn)為PWM信號(hào)，轉(zhuǎn)換后的PWM信號(hào)可以直接驅(qū)動(dòng)后級(jí)的開(kāi)關(guān)功率放大電路。較當(dāng)前系統(tǒng)使用的A類放大器，本文設(shè)計(jì)的系統(tǒng)能夠使放大器提高到很高的效率，能夠?qū)崿F(xiàn)較低的系統(tǒng)功耗，并較大地提高輸出信號(hào)的發(fā)送功率。同時(shí)，由于調(diào)制器采用的過(guò)采樣技

2、術(shù)和噪聲整形技術(shù)，使得測(cè)井傳輸系統(tǒng)發(fā)送到傳輸電纜上的信號(hào)功率和傳輸?shù)男旁氡却蟠筇嵘?，從而能夠提高測(cè)井系統(tǒng)的傳輸速率。
　　本文主要從理論分析、軟件仿真和硬件實(shí)現(xiàn)等多個(gè)角度，詳細(xì)分析了系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)的全部過(guò)程。本文中設(shè)計(jì)研究的主要內(nèi)容如下：
　　1．系統(tǒng)級(jí)設(shè)計(jì)：對(duì)系統(tǒng)各個(gè)模塊進(jìn)行原理分析，確定系統(tǒng)設(shè)計(jì)的基本結(jié)構(gòu)。通過(guò) Simulink工具和 Matlab程序，進(jìn)行系統(tǒng)的建模仿真。由于采用 Sigma-Delta調(diào)制器，需要設(shè)計(jì)高

3、倍的內(nèi)插濾波器和Sigma-Delta轉(zhuǎn)換器，能夠?qū)崿F(xiàn)高倍采樣率和噪聲整形。經(jīng)過(guò)建模仿真后，分析系統(tǒng)能否達(dá)到我們的設(shè)計(jì)要求。
　　2．RTL代碼設(shè)計(jì)：Sigma-Delta調(diào)制器由FPGA實(shí)現(xiàn)，使用Verilog語(yǔ)言設(shè)計(jì)可以綜合實(shí)現(xiàn)的RTL代碼。我們使用的芯片，采用的是有耐高溫、低功耗、穩(wěn)定性較高的Actel芯片，這種芯片非常適合惡劣的井下環(huán)境。主要的設(shè)計(jì)工具有綜合工具Synplify Pro、仿真工具M(jìn)odelsim、系統(tǒng)編譯實(shí)

4、現(xiàn)與布局布線工具Libero IDE。
　　3．板級(jí)硬件實(shí)現(xiàn)：以Matlab程序建模的系統(tǒng)為設(shè)計(jì)依據(jù)，通過(guò)系統(tǒng)仿真來(lái)分析RTL代碼設(shè)計(jì)程序的可行性。代碼下載到設(shè)計(jì)好的電路板FPGA中，設(shè)計(jì)后端的模擬開(kāi)關(guān)放大電路和模擬低通濾波器。
　　4．系統(tǒng)測(cè)試：通過(guò)測(cè)試，觀測(cè) FPGA系統(tǒng)能否達(dá)到我們要求的 Sigma-Delta調(diào)制器等效12比特?cái)?shù)模轉(zhuǎn)換器的性能，即調(diào)制器經(jīng)模擬低通濾波后輸出的信噪比為72dB。同時(shí)檢測(cè)系統(tǒng)傳輸電纜后的信