應用于無線電監(jiān)測的高速信號處理平臺設計.pdf

1、無線電監(jiān)測的基本任務就是利用監(jiān)測接收機完成對目標信號的搜索、截獲、調制識別和解調工作，以實現(xiàn)對無線電信號的監(jiān)管。但是，無線電監(jiān)測中的信號通常處于被動接收狀態(tài)并具有寬頻帶、多調制方式、多信號、同步序列未知等特點，無線電監(jiān)測往往采用寬帶接收機，進行高速率的采樣以適應不同的碼率和調制方式，其后的解調過程需要采用較復雜的信號處理方式。因此無線電監(jiān)測的實現(xiàn)就要求信號處理系統(tǒng)在保證信息連續(xù)性的同時還具有多任務并行處理的能力。 本文基于對無線

2、電監(jiān)測中信號處理技術的分析，設計了高速并行信號處理平臺的硬件方案。該平臺基帶信號處理模塊采用了高性能并行DSP處理器群+大規(guī)模FPGA的構架；同時系統(tǒng)還具有大容量SDRAM數(shù)據(jù)存儲和USB高速數(shù)據(jù)接口能力。本文完成了高速信號處理平臺的硬件電路設計和系統(tǒng)重要子模塊的功能設計；通過對系統(tǒng)各模塊進行的功能驗證、測試及實驗結果表明：設計的高速信號處理平臺符合課題要求，加載了特定的算法后可應用于無線電監(jiān)測領域。本文還研究了數(shù)字下變頻器(DDC)的

3、FPGA實現(xiàn)技術，通過引入System Generator軟件，為無線電監(jiān)測各算法的FPGA實現(xiàn)提供了一種全新的設計方法。 本文的主要工作如下： 1.分析了無線電監(jiān)測中的信號處理技術，結合高速信號處理器的特點，合作完成了用于無線電監(jiān)測的高速信號處理平臺的方案設計和各部分硬件電路設計。 2.獨立完成了高速信號處理平臺重要子模塊的功能設計。其中包括：高速數(shù)字接口與數(shù)據(jù)轉換模塊、共享總線DMA接口模塊、FPGA與DSP

4、的高速鏈路口通信模塊、USB接口控制器和固件程序、驅動程序、上位機程序的設計，以及Matlab對數(shù)據(jù)的后處理程序設計。 3.完成了系統(tǒng)各模塊的功能測試，各部分均運行正常，滿足系統(tǒng)設計要求。 4.針對具體的項目需求，對本系統(tǒng)進行了近一步的研究分析，并給出了包含AD6654芯片的多通道并行中頻模塊的方案設計。 5.分析了數(shù)字下變頻器的結構，引入了System Generator for DSP軟件，并使用該方法實現(xiàn)了