一種20MHz低相噪晶體振蕩器的設(shè)計.pdf

1、晶體振蕩器誕生于上世紀20年代，近幾十年以來，關(guān)于晶振的理論研究和制作技術(shù)都有了很大的發(fā)展，晶振的性能得到了不斷的提高?，F(xiàn)在，晶振作為一種優(yōu)秀的頻率源，越來越多的應(yīng)用在現(xiàn)代通信系統(tǒng)中。同其它振蕩器相比，晶振具有十分明顯的優(yōu)點，由于晶體的Q值很大，晶振天然就有很高的頻率穩(wěn)定度和優(yōu)異的相位噪聲性能。如今為了節(jié)約成本，提高頻率綜合器輸入基準時鐘的相位噪聲性能，實現(xiàn)射頻收發(fā)系統(tǒng)的單芯片化，把晶體振蕩器除晶體之外的部分都集成到片上就成了大勢所趨。

2、
　　 本論文首先介紹了晶體諧振器的特性和等效模型。分析了CMOS晶振的工作原理，介紹了晶振的三種基本結(jié)構(gòu)，分析了它們的優(yōu)劣。然后介紹了相位噪聲，功耗等晶振的重要性能指標。本文設(shè)計的晶振采用的是Santos結(jié)構(gòu)。對Santos結(jié)構(gòu)的振蕩電路進行了詳細的分析，給出了起振時的小信號模型和振蕩穩(wěn)定后的大信號模型，完成了它的臨界增益，頻率牽引率及振蕩幅度等公式的推導(dǎo)。最后介紹了一些相位噪聲分析的基本理論。
　　 本文設(shè)計了一個2

3、0MHz的低相位噪聲的晶體振蕩器，作為頻率基準源應(yīng)用在UWB射頻通信芯片的頻率綜合器中。該晶振包括石英諧振晶體，Santos結(jié)構(gòu)的主振蕩電路，基于非對稱差分對的振幅控制電路，帶隙基準電壓源以及輸出緩沖級。除石英晶體之外，所有的振蕩器電路全部集成在片上實現(xiàn)。在文章中，給出了各個電路部分具體的設(shè)計考慮，原理分析，參數(shù)選擇，仿真分析以及相位噪聲性能的優(yōu)化。考慮到實際電路中的非理想特性，都留有充足的設(shè)計裕度。
　　 電路的設(shè)計仿真，版圖