大亞灣中微子實(shí)驗(yàn)中RPC電子學(xué)前端讀出板和讀出插件的研制.pdf

1、大亞灣(Daya Bay)反應(yīng)堆中微子振蕩實(shí)驗(yàn)是中美科學(xué)家合作的大型物理實(shí)驗(yàn)項(xiàng)目，旨在尋找并精確測量中微子的立體角θ13。實(shí)驗(yàn)本底主要來自于宇宙射線。大亞灣實(shí)驗(yàn)系統(tǒng)采用水契倫克夫探測器和RPC探測器實(shí)現(xiàn)宇宙線本底排除。本文主要介紹的是由前端電子學(xué)板(Front-End-Card，F(xiàn)EC)，VME讀出插件(ReadOut Module，ROM)和上位機(jī)組成的RPC探測器電子學(xué)系統(tǒng)讀出部分的設(shè)計(jì)、實(shí)現(xiàn)以及測試結(jié)果的分析和總結(jié)。其中第一部分重

2、點(diǎn)從系統(tǒng)精度要求出發(fā)，介紹基于FPGA的前端讀出板FEC的設(shè)計(jì)和測試工作，包括該電子學(xué)板的硬件結(jié)構(gòu)以及FPGA內(nèi)部邏輯的實(shí)現(xiàn)。第二部分重點(diǎn)介紹VME平臺上數(shù)據(jù)讀出插件(ROM)的設(shè)計(jì)和部分已經(jīng)完成的測試工作，包括該插件的功能性指標(biāo)，VME接口邏輯以及自檢功能的實(shí)現(xiàn)。
　　 RPC探測器的每個(gè)模塊由4層每層排布8個(gè)感應(yīng)條的RPC構(gòu)成。每個(gè)RPC模塊產(chǎn)生的模擬信號通過32個(gè)感應(yīng)條由前端電子學(xué)板(FEC)讀出。FEC將32道信號進(jìn)行

3、甄別轉(zhuǎn)換成數(shù)字信號并在數(shù)據(jù)中加上時(shí)間標(biāo)記，然后按照本地觸發(fā)邏輯給出相應(yīng)的觸發(fā)信號。觸發(fā)信號經(jīng)過觸發(fā)插件(RPC Trigger Module，RTM)處理后被送回FEC以決定是否保留并傳輸該事例的數(shù)據(jù)。被傳輸?shù)臄?shù)據(jù)經(jīng)過讀出插件(ROM)通過VME總線傳輸給數(shù)據(jù)獲取系統(tǒng)(DAQ)作進(jìn)一步處理。觸發(fā)信號和數(shù)據(jù)的長距離傳輸由讀出傳輸插件(ReadOut Transceiver，ROT)通過光纖完成。
　　 在大亞灣實(shí)驗(yàn)中，由于RPC

4、探測器模塊的感應(yīng)條尺寸較大，所以當(dāng)Muon粒子擊中感應(yīng)條后所產(chǎn)生的脈沖信號幅度較小。根據(jù)大亞灣實(shí)驗(yàn)的總體精度指標(biāo)要求估算，要求前端電子學(xué)板具有甄別30mV以上探測器信號的能力。也就是說，前端電子學(xué)板FEC必須具有30mV的甄別閾設(shè)置能力，且總體噪聲指標(biāo)不超過甄別閾設(shè)置值。在40MHz的系統(tǒng)時(shí)鐘頻率中，不間斷，無遺漏地讀出32通道的信號并判斷是否符合觸發(fā)要求。經(jīng)過觸發(fā)上報(bào)與回傳處理后，高速無丟失地將符合觸發(fā)要求的數(shù)據(jù)以串行格式回傳給系統(tǒng)讀

5、出傳輸插件(ROT)。
　　 大亞灣實(shí)驗(yàn)RPC電子學(xué)系統(tǒng)中，每個(gè)讀出傳輸插件ROT負(fù)責(zé)收集最多15塊互相獨(dú)立的FEC送來的本地觸發(fā)和串行數(shù)據(jù)等信息，并按照順序處理這些信息，之后經(jīng)由光纖傳輸給VME讀出插件ROM。根據(jù)大亞灣實(shí)驗(yàn)不同實(shí)驗(yàn)大廳的安排，每個(gè)VME讀出插件需要處理最多6個(gè)讀出傳輸插件暨90塊FEC并發(fā)上傳的串行數(shù)據(jù)流。通過對這些數(shù)據(jù)的緩沖、重新整理并添加絕對時(shí)間標(biāo)記，最后通過VME接口傳輸至VME總線上供上級系統(tǒng)記錄。為

6、同時(shí)緩沖處理這樣規(guī)模的數(shù)據(jù)并保證整個(gè)過程中不丟失任何數(shù)據(jù)，VME讀出插件ROM必須具備充足的數(shù)據(jù)緩沖區(qū)、嚴(yán)謹(jǐn)?shù)臅r(shí)序邏輯。此外，讀出插件還負(fù)責(zé)對FEC上的FPGA進(jìn)行配置、為FEC和ROT提供系統(tǒng)時(shí)鐘等任務(wù)。
　　 鑒于以上技術(shù)指標(biāo)要求，本文通過對硬件和FPGA邏輯兩方面的介紹，闡述了在電子學(xué)設(shè)計(jì)中所采取的設(shè)計(jì)方案和一系列措施。通過一系列的實(shí)驗(yàn)事實(shí)模擬并測試了FEC和VME在一些外加人為干擾情況下的工作能力，從而驗(yàn)證設(shè)計(jì)的可靠性和

7、穩(wěn)定性。
　　 由于大亞灣實(shí)驗(yàn)與筆者參與過的北京正負(fù)電子對撞機(jī)譜儀升級改造工程BESⅢ(以下簡稱BESⅡ?qū)嶒?yàn))中所使用的RPC探測器模塊原理和信號輸出有著一定的相似性，并希望借鑒BESⅢ中一些成功的設(shè)計(jì)經(jīng)驗(yàn)，所以在前端板和VME數(shù)據(jù)讀出插件的一部分設(shè)計(jì)方面，都是對BESⅢ相關(guān)設(shè)計(jì)的改進(jìn)和優(yōu)化而來的(在相關(guān)章節(jié)有詳細(xì)介紹說明)，縱觀兩個(gè)實(shí)驗(yàn)項(xiàng)目的電子學(xué)設(shè)計(jì)特點(diǎn)，可以得到以下幾點(diǎn)差異：
　　 1.大亞灣實(shí)驗(yàn)對于精度的要求更加

8、高，要求電子學(xué)系統(tǒng)有高的信號甄別精度和低的噪聲水平；
　　 2.大亞灣實(shí)驗(yàn)中，RPC探測器是以模塊進(jìn)行組織的，每個(gè)模塊有4層探測器，而BESⅢ實(shí)驗(yàn)中的探測器是以板為單位組織的。大亞灣實(shí)驗(yàn)的RPC探測器模塊化組織方式也決定了本地觸發(fā)讀出方式的采用，因?yàn)橥ㄟ^本地觸發(fā)方式可以有效地降低系統(tǒng)的噪聲；
　　 3.大亞灣實(shí)驗(yàn)的電子學(xué)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)與BESⅡ存在根本性的差異，為了減少系統(tǒng)的地線回路，采用的是星形的連接方式，并采用了光纖數(shù)

9、據(jù)傳輸。
　　 4.大亞灣實(shí)驗(yàn)采用了時(shí)間標(biāo)記的數(shù)據(jù)對齊方式。
　　 根據(jù)以上的差異和不同，在充分參考BESⅢ實(shí)驗(yàn)設(shè)計(jì)的經(jīng)驗(yàn)的基礎(chǔ)上，本論文對大亞灣實(shí)驗(yàn)的系統(tǒng)設(shè)計(jì)、前端板設(shè)計(jì)和VME數(shù)據(jù)讀出插件設(shè)計(jì)將圍繞著大亞灣實(shí)驗(yàn)對于精度和噪聲水平的要求進(jìn)行了介紹。
　　 本論文設(shè)計(jì)有如下幾個(gè)特點(diǎn)：
　　 1.系統(tǒng)采用了星形的連接方式，并在前端和遠(yuǎn)端儀器之間采用了光纖傳輸隔離地線，從而避免了地線回路上產(chǎn)生的干擾和噪聲；并

10、通過細(xì)致的地線設(shè)計(jì)，使前端板FEC具有較好的抗干擾性能以及較低的電子學(xué)噪聲；
　　 2.系統(tǒng)中首次采用了本地觸發(fā)local-trigger與系統(tǒng)觸發(fā)相結(jié)合的讀出方式，實(shí)現(xiàn)了穿過相鄰探測器模塊之間的粒子的事例讀出；
　　 3.通過選用12Bit的DAC芯片和高精度電阻網(wǎng)絡(luò)設(shè)計(jì)，使得前端板FEC具有高的甄別閾設(shè)置靈敏度和一致性；并基于這樣的甄別閾設(shè)置機(jī)制，通過邏輯的功能設(shè)計(jì)實(shí)現(xiàn)了不需要模擬開關(guān)的自檢功能和對比較器的檢查功能；

11、
　　 4.利用添加在每次擊中事例中的絕對時(shí)間標(biāo)記，用來對齊不同探測器系統(tǒng)之間的數(shù)據(jù)；
　　 5.采用了比較新的FPGA芯片實(shí)現(xiàn)了大量數(shù)據(jù)的緩沖功能，保證在非正常情況下仍能保持?jǐn)?shù)據(jù)讀出。
　　 其中，RPC探測器讀出電子學(xué)系統(tǒng)的星形系統(tǒng)連接方式和本地觸發(fā)讀出設(shè)計(jì)和實(shí)現(xiàn)在國內(nèi)尚未見報(bào)道。
　　 目前，本系統(tǒng)用于大亞灣實(shí)驗(yàn)廳的前端電子學(xué)板FEC已經(jīng)完成了工程化生產(chǎn)和檢測工作，讀出插件也已經(jīng)完成了首個(gè)原型板的部