面向SRAM型FPGA軟錯誤的可靠性評估與容錯算法研究.pdf

1、計算可靠性一直以來都是集成電路設(shè)計和應(yīng)用領(lǐng)域所關(guān)注的熱點問題之一。隨著集成電路制造工藝的不斷進步和電路集成度的持續(xù)增加，由高能粒子輻射和噪聲干擾造成的軟錯誤問題也正在日益拓展的FPGA應(yīng)用領(lǐng)域中逐步顯現(xiàn)出來。增強FPGA芯片及系統(tǒng)容軟錯誤的能力，提高其系統(tǒng)可靠性已經(jīng)成為FPGA的設(shè)計領(lǐng)域面對的重要技術(shù)問題。
　　 軟錯誤是諸如靜態(tài)存儲單元的存儲狀態(tài)隨機發(fā)生改變的一種現(xiàn)象。針對軟錯誤效應(yīng)的可靠性評估與容錯防護設(shè)計是高可靠FPGA設(shè)

2、計的關(guān)鍵技術(shù)。傳統(tǒng)的針對FPGA的可靠性評估往往需要在流片后利用加速的高能粒子照射獲得，但這種方法無益于設(shè)計階段盡早地開展面向軟錯誤的可靠性設(shè)計需求。同時，針對當(dāng)前設(shè)計期間FPGA的軟錯誤評估方法缺乏結(jié)構(gòu)完整性以及統(tǒng)一量化的評估指標(biāo)等問題，本文根據(jù)軟錯誤的形成機理，面向FPGA不同結(jié)構(gòu)元素的微結(jié)構(gòu)對軟錯誤進行行為模式的建模，并提出了一個統(tǒng)一的軟錯誤敏感度評估指標(biāo)和方法，為量化分析FPGA軟錯誤問題提供了新的依據(jù);在此基礎(chǔ)上，本文構(gòu)建了一

3、個面向FPGA配置字軟錯誤的可靠性評估流程和評估工具，有效拓展了設(shè)計期間對FPGA軟錯誤效應(yīng)的分析能力。實踐表明，該工具可以幫助識別FPGA中對軟錯誤敏感的結(jié)構(gòu)元素，為容軟錯誤的可靠性設(shè)計和開發(fā)提供合理的指導(dǎo)和幫助。
　　 在上述工具的基礎(chǔ)上，本文進一步研究了面向FPGA配置字軟錯誤的容錯緩解技術(shù)。鑒于目標(biāo)應(yīng)用的特點，本文旨在探求以較低容錯代價獲得提升FPGA可靠性的方法。根據(jù)以上目標(biāo)，本文深入分析了軟錯誤在FPGA電路中產(chǎn)生、

4、傳播和顯現(xiàn)的過程;并從FPGA的微結(jié)構(gòu)和固有冗余出發(fā)，首次提出了一種面向布線資源配置字軟錯誤和一種面向邏輯資源配置字軟錯誤的原地容錯緩解算法。不同于其它容錯方法所帶來的巨大面積、功耗和性能的開銷，本文提出的這兩種算法都基于原地重配置的思想，不需要改動既有的FPGA布局布線結(jié)果，從而具有最小的面積、性能及功耗損失。實驗表明，本文提出的方法能夠有效降低配置字軟錯誤引發(fā)的FPGA功能失效概率，并與其它方法具有良好的兼容性，能夠有效地確保FPG

5、A開發(fā)周期的收斂。
　　 最后，本文對三模冗余方法的實際應(yīng)用也進行了深入的研究，結(jié)合敏感度指標(biāo)并利用組合概率首次對三模冗余結(jié)構(gòu)的容錯性能進行了理論分析，為容錯系統(tǒng)的合理設(shè)計提供了理論的參考。同時在所提出的統(tǒng)一化軟錯誤評估指標(biāo)和方法的基礎(chǔ)上，結(jié)合多種容錯方法形成了一套面向FPGA軟錯誤的綜合評估和優(yōu)化平臺，為FPGA軟錯誤問題的緩解提供了自動化的優(yōu)化工具，從而有效解決了FPGA軟錯誤的評估和優(yōu)化問題。
　　 軟錯誤的評估和