組合電路中考慮串?dāng)_時延效應(yīng)的布爾過程波形模擬.pdf

1、由于芯片制造工藝的進(jìn)步和EDA工具的進(jìn)步,集成電路的集成度和工作頻率不斷提高,互連線間的耦合電容越來越大,由耦合電容所引起的串?dāng)_效應(yīng)對電路的邏輯功能和時序信息影響越來越大。在這個背景下,怎樣在高頻率下用解析途徑來表示電路的邏輯行為與定時關(guān)系,以及怎樣有效地測試復(fù)雜度越來越高的電路都是迫切研究的問題。本文的研究就是圍繞這些問題展開的。
　　布爾過程論是一種高速電路設(shè)計與測試的分析理論,是布爾代數(shù)在時域中的擴(kuò)充,不僅能夠準(zhǔn)確描述電路的

2、邏輯功能,還能描述定時特性,適合于IC定時研究與分析。
　　基于現(xiàn)代集成電路受串?dāng)_延遲影響越來越大,本文基于布爾過程的理論,考慮了串?dāng)_延時效應(yīng),將串?dāng)_延遲效應(yīng)融合于布爾過程中,形成了帶串?dāng)_的布爾過程。在此理論基礎(chǔ)上,實現(xiàn)了組合電路帶串?dāng)_的布爾過程波形模擬器。此波形模擬器可以同時反映電路的邏輯行為與定時關(guān)系,且考慮電路的串?dāng)_延遲效應(yīng),是一個快速的、適度精確的數(shù)字化波形模擬器。采用多種門級延時模型,可以對任意的邏輯門定義時延值,根據(jù)耦