基于嵌入式系統(tǒng)的高速數(shù)據(jù)采集的平臺(tái)研究.pdf

1、隨著信息技術(shù)的高速發(fā)展，人們需要能夠準(zhǔn)確、快速和便捷地獲得大量數(shù)據(jù)并能從中迅速提取出有用的信息。近年來，隨著微電子技術(shù)飛速發(fā)展，嵌入式計(jì)算機(jī)正在深入應(yīng)用到工業(yè)、農(nóng)業(yè)、教育、國(guó)防、科研以及日常生活等各個(gè)領(lǐng)域。將嵌入式計(jì)算機(jī)技術(shù)與數(shù)據(jù)采集技術(shù)結(jié)合起來，構(gòu)成一種體積小、便于攜帶、造價(jià)相對(duì)較低，集信號(hào)采集、處理、存儲(chǔ)和顯示為一體的設(shè)備具有廣泛的應(yīng)用前景。 高速數(shù)據(jù)采集系統(tǒng)主要完成實(shí)時(shí)數(shù)據(jù)采集和數(shù)據(jù)存儲(chǔ)。它主要側(cè)重于CPLD的電路的高速數(shù)

2、據(jù)采集。系統(tǒng)中的增益調(diào)節(jié)電路用于調(diào)節(jié)輸入信號(hào)的大小以適合ADC芯片的要求。第一級(jí)FIFO數(shù)據(jù)緩沖電路用于存儲(chǔ)A/D轉(zhuǎn)換后的數(shù)據(jù)。CPLD分析各個(gè)器件的工作時(shí)序和采樣保持時(shí)間和A/D轉(zhuǎn)換時(shí)間，輸入數(shù)據(jù)等，并且完成數(shù)據(jù)的累加。 本論文在介紹了高速數(shù)據(jù)采集系統(tǒng)整體結(jié)構(gòu)之后，重點(diǎn)講述了基于ARM處理器的數(shù)據(jù)處理與顯示系統(tǒng)的設(shè)計(jì)。論文中主要實(shí)現(xiàn)了嵌入式軟硬件平臺(tái)的設(shè)計(jì)，嵌入式硬件平臺(tái)以Samsung公司的S3C2410處理器為核心，在其周