10比特50MS-s流水線結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計(jì).pdf

1、隨著無線通信設(shè)備和圖像視頻產(chǎn)品的爆炸性增長，對于低功耗高速度集成電路需求十分迫切。模數(shù)轉(zhuǎn)換器（Analog-to-Digital Converter，ADC）作為模擬和數(shù)字信號的接口，在這些應(yīng)用中扮演著重要角色，為了適應(yīng)這些需求，模數(shù)轉(zhuǎn)換器也向著低功耗高速高精度的方向邁進(jìn)。如何設(shè)計(jì)出高性能的模數(shù)轉(zhuǎn)換器已經(jīng)成為了當(dāng)前數(shù)?；旌闲盘栐O(shè)計(jì)領(lǐng)域的研究熱點(diǎn)。 在各種結(jié)構(gòu)ADC中，流水線結(jié)構(gòu)ADC由于其分級轉(zhuǎn)換、流水線操作的特點(diǎn)，在實(shí)現(xiàn)較高精

2、度的同時，仍可以保持較高的速度和較低的功耗，可以在速度、精度、功耗和芯片面積之間達(dá)到最好的折中。本文在分析流水線結(jié)構(gòu)ADC工作原理及其誤差來源的基礎(chǔ)上，設(shè)計(jì)和實(shí)現(xiàn)了一個10位精度，50MHz采樣速率，電源電壓為1．8V的流水線結(jié)構(gòu)ADC。采用傳統(tǒng)的1．5位/級流水線結(jié)構(gòu)，一共有9級。由于采用了數(shù)字校正技術(shù)，降低了對比較器失調(diào)的要求，因AD而選擇功耗較低的動態(tài)比較器。作為流水線結(jié)構(gòu)ADC中的核心模塊，運(yùn)算放大器的設(shè)計(jì)對ADC的整體性能起著

3、關(guān)鍵作用，本設(shè)計(jì)的運(yùn)算放大器采用增益增強(qiáng)技術(shù)，在提供高增益的同時，具有低功耗高速度的優(yōu)勢。文章采用一種新的設(shè)計(jì)低功耗運(yùn)算放大器的流程和仿真方法，通過選擇合理的晶體管跨導(dǎo)效率，達(dá)到對運(yùn)放的增益、速度、噪聲、擺幅、線性度、功耗和面積的多維優(yōu)化。 該ADC芯片采用SMIC0．18μm1．8V電源電壓單層多晶六層金屬CMOS工藝實(shí)現(xiàn)，芯片面積為2000μm×800μm。后仿真表明，在50MHz采樣頻率下，當(dāng)輸入正弦信號接近奈奎斯特頻率2