高速數(shù)字?jǐn)z像系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、高速數(shù)字?jǐn)z像技術(shù)是研究高速流逝過程的有力手段,在航空航天、武器研究、交通等領(lǐng)域有著廣泛的應(yīng)用?，F(xiàn)代的高速數(shù)字?jǐn)z像技術(shù)是依托于高速圖像傳感器技術(shù)以及高速數(shù)據(jù)采集技術(shù)發(fā)展起來的。目前,CMOS圖像傳感器是使用較普遍的高速圖像傳感器,資源豐富的FPGA也成為了高速數(shù)據(jù)采集技術(shù)的主流方案。
　　 本文基于高速CMOS圖像傳感器LUPA1300和高速Xilinx Virtex5系列FPGA設(shè)計了一個高速數(shù)字?jǐn)z像系統(tǒng)。該系統(tǒng)從功能上可以劃分

2、為光電轉(zhuǎn)換模塊、時序控制以及模數(shù)轉(zhuǎn)換模塊、高速數(shù)據(jù)存儲及傳輸模塊。其中,光電轉(zhuǎn)換模塊以LUPA1300 CMOS圖像傳感器芯片為核心,其任務(wù)是對目標(biāo)進(jìn)行成像并將圖像數(shù)據(jù)輸出;時序控制以及模數(shù)轉(zhuǎn)換模塊以Virtex5 XC5VLX30T FPGA以及AD9218-2芯片為核心,完成圖像傳感器曝光、行列讀取的時序控制,將圖像傳感器輸出的圖像信號進(jìn)行高速AD轉(zhuǎn)換并采用SERDES技術(shù)將其高速串行輸出;高速數(shù)據(jù)存儲及傳輸模塊以Virtex5 X

3、CSVLX50T FPGA、DDRⅡ SDRAM存儲器和千兆以太網(wǎng)為核心,負(fù)責(zé)將高速串行的圖像數(shù)據(jù)存儲到DDRⅡSDRAM存儲器中同時通過千兆以太網(wǎng)將數(shù)據(jù)傳輸?shù)接嬎銠C進(jìn)行圖像回放及存儲。在本設(shè)計中,Xilinx Virtex5系列FPGA豐富的邏輯資源和接口資源為本設(shè)計提供了很大的便利,尤其是DDRⅡ SDRAM存儲器的控制程序IP核以及高速串行數(shù)據(jù)傳輸接口RocketI/O硬核。
　　 本文使用Verilog HDL語言進(jìn)行各