2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩68頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、隨著無線通信技術的發(fā)展,寬頻帶和高速率的信號不斷出現(xiàn)以滿足不斷增長的無線業(yè)務需求。LTE-Advanced信號因其高頻譜利用率和高速數(shù)據(jù)傳輸越來越受到關注。本文基于DSP+FPGA的數(shù)字預失真(DPD)系統(tǒng)方案,利用DSP提取逆模型參數(shù),F(xiàn)PGA實現(xiàn)相應的逆模型,在LTE-Advanced信號下對100MHz帶寬的功率放大器進行數(shù)字預失真研究和驗證。
   首先,在LTE-Advanced數(shù)字預失真系統(tǒng)的200MHz時鐘頻率下,

2、實現(xiàn)高速DDR2內(nèi)存與FPGA之間的數(shù)據(jù)傳輸,以及DSP和FPGA在100MHz時鐘頻率下EMIFA接口的設計。
   其次,利用非線性階數(shù)為5、記憶長度為2的記憶多項式模型對中心頻率為1.95GHz、輸出功率40dBm的Doherty功率放大器進行DPD驗證,采用的信號為100MHz帶寬的5載波LTE-Advanced信號,峰均比為7.5dB。驗證結果表明,經(jīng)DPD處理后功放ACLR改善超過9dB;為進一步提升功放線性度,采用

3、記憶深度為2、門限數(shù)為10的簡化二階非線性濾波模型對相同功放進行DPD,ACLR改善量超過12dB,其改善性能遠勝于記憶多項式模型。
   此外,為驗證DPD多次迭代的性能,利用簡化二階非線性濾波模型對中心頻率為1.95GHz的Doherty功放在輸出功率36dBm至41dBm時進行DPD迭代,迭代6次后功放的ACLR分別有9-16dB的改善。
   最后,為比較驗證簡化二階非線性濾波模型、記憶多項式模型、簡化二階DDR

4、模型DPD性能,預算FPGA實現(xiàn)時硬件資源消耗量,采用峰均比為7dB的100MHzLTE-Advanced信號,對中心頻率2.55GHz、輸出功率為40dBm的Doherty功放進行基于軟件的數(shù)字預失真。結果表明,記憶多項式模型在FPGA實現(xiàn)上具有最小的硬件資源要求,但是其DPD性能有限;簡化二階DDR模型雖然具有最佳的DPD性能,但是在FPGA實現(xiàn)上耗費大量的硬件乘加資源,而且實現(xiàn)結構復雜;簡化二階非線性濾波模型具有較簡單的FPGA實

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論